隨著示波記錄儀等復(fù)雜數(shù)據(jù)采集系統(tǒng)對(duì)采樣率、通道數(shù)、帶寬、波形捕獲率和存儲(chǔ)深度等技術(shù)指標(biāo)的要求越來越高,以及具備的波形分析功能越來越豐富,而波形數(shù)據(jù)的傳輸速率是制約其性能指標(biāo)的關(guān)鍵因素。集成電路工藝的發(fā)展使得FPGA在高速傳輸領(lǐng)域的應(yīng)用愈加廣泛,因此研究FPGA高速傳輸技術(shù)對(duì)于提高示波記錄儀的性能指標(biāo)有著重要意義。本文重點(diǎn)研究具備帶寬自適應(yīng)^（1）的FPGA間高速傳輸系統(tǒng),以及FPGA與上位機(jī)之間的交互采用應(yīng)用最為廣泛的PCIe高速接口,研究不同功能的數(shù)據(jù)源與PCIe接口的最佳傳輸控制方案,最后提出優(yōu)化DMA效率的方法,并將上述接口應(yīng)用于示波記錄儀中,主要內(nèi)容如下:1、通過分析示波記錄儀的總體方案需求獲取高速傳輸?shù)木唧w需求,綜合各類采集板卡的隔離性、高速性、兼容性等傳輸要求,制定最符合實(shí)際要求的FPGA間傳輸方案,根據(jù)示波記錄儀中普通采集、深存儲(chǔ)、雙捕獲、實(shí)時(shí)運(yùn)算等多功能需求,選擇最適合該情形下FPGA與上位機(jī)之間數(shù)據(jù)交互的方案。2、設(shè)計(jì)并實(shí)現(xiàn)具備帶寬自適應(yīng)功能的FPGA間串行傳輸系統(tǒng),實(shí)現(xiàn)單通道100MSPS高速采集板卡上兩片F(xiàn)PGA間1.6Gbps的高速隔離傳輸,以...

【文章頁(yè)數(shù)】：101 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景與意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 示波記錄儀的研究現(xiàn)狀
        1.2.2 高速傳輸技術(shù)的研究現(xiàn)狀
    1.3 本文研究?jī)?nèi)容
    1.4 本文結(jié)構(gòu)安排
    1.5 本章小結(jié)
第二章 示波記錄儀中高速傳輸接口的方案研究
    2.1 高速傳輸接口的需求分析
        2.1.1 示波記錄儀的總體方案需求分析
        2.1.2 高速傳輸方式的方案分析
    2.2 高速傳輸接口的方案分析
        2.2.1 FPGA間高速傳輸方案分析
        2.2.2 FPGA與上位機(jī)間的高速傳輸方案分析
    2.3 本章小結(jié)
第三章 帶寬自適應(yīng)的FPGA間串行傳輸系統(tǒng)
    3.1 FPGA高速收發(fā)器原理
        3.1.1 高速收發(fā)器內(nèi)部結(jié)構(gòu)
        3.1.2 高速收發(fā)器時(shí)鐘網(wǎng)絡(luò)結(jié)構(gòu)
        3.1.3 高速收發(fā)器初始化設(shè)計(jì)
    3.2 帶寬自適應(yīng)的串行傳輸系統(tǒng)模塊設(shè)計(jì)
        3.2.1 GTX光纖連接硬件電路設(shè)計(jì)
        3.2.2 發(fā)送端緩存編碼設(shè)計(jì)
        3.2.3 接收端解碼緩存設(shè)計(jì)
        3.2.4 多通道間同步及綁定設(shè)計(jì)
        3.2.5 鏈路速率設(shè)計(jì)
    3.3 FPGA間傳輸系統(tǒng)的總體實(shí)現(xiàn)
    3.4 本章小結(jié)
第四章 PCIe高速接口模塊設(shè)計(jì)與實(shí)現(xiàn)
    4.1 PCIe總線概述
        4.1.1 PCIe總線拓?fù)浼皩哟谓Y(jié)構(gòu)
        4.1.2 PCIe總線協(xié)議規(guī)范
    4.2 PCIe接口硬件電路設(shè)計(jì)
    4.3 PCIe協(xié)議用戶邏輯模塊設(shè)計(jì)
        4.3.1 PCIe協(xié)議封裝模塊設(shè)計(jì)
        4.3.2 PCIe協(xié)議解析模塊設(shè)計(jì)
        4.3.3 BAR空間存儲(chǔ)器模塊設(shè)計(jì)
        4.3.4 輪詢操作與中斷操作
    4.4 跨時(shí)鐘域FIFO反饋控制模塊設(shè)計(jì)
        4.4.1 PCIe發(fā)送端FIFO設(shè)計(jì)
        4.4.2 PCIe接收端FIFO設(shè)計(jì)
    4.5 提高PCIe總線DMA效率的方法
    4.6 PCIe傳輸系統(tǒng)總體控制設(shè)計(jì)
    4.7 本章小結(jié)
第五章 系統(tǒng)功能測(cè)試與驗(yàn)證
    5.1 系統(tǒng)測(cè)試方法與方案
    5.2 系統(tǒng)測(cè)試平臺(tái)的搭建
    5.3 FPGA間高速傳輸功能驗(yàn)證
        5.3.1 GTX單通道高速傳輸測(cè)試
        5.3.2 帶寬自適應(yīng)功能測(cè)試與驗(yàn)證
        5.3.3 多通道綁定及同步功能驗(yàn)證
    5.4 PCIe總線傳輸功能測(cè)試
        5.4.1 PIO模式與DMA模式功能驗(yàn)證
        5.4.2 緩存反饋傳輸控制驗(yàn)證
        5.4.3 PCIe總線DMA傳輸速率測(cè)試
    5.5 本章小結(jié)
第六章 結(jié)論與展望
    6.1 本文總結(jié)
    6.2 未來展望
致謝
參考文獻(xiàn)
附錄
攻讀碩士期間取得的研究成果



本文編號(hào)：4047466