混合信號分析儀作為一種新型的測試儀器,兼具邏輯分析儀的數(shù)據(jù)域分析能力和數(shù)字存儲(chǔ)示波器的時(shí)域分析功能,被廣泛應(yīng)用于測試領(lǐng)域�；赨SB(Universal Serial Bus)接口的外掛式虛擬測試儀器因具有低成本、易攜帶和易擴(kuò)展等特點(diǎn)而逐漸成為廉價(jià)型虛擬儀器系統(tǒng)的主流。 外接式混合信號分析儀主要由邏輯分析模塊和示波器模塊兩個(gè)部分組成。本課題研制目標(biāo)是邏輯分析模塊的硬件部分設(shè)計(jì)。重點(diǎn)討論了邏輯分析模塊的整體方案設(shè)計(jì)、大容量高速數(shù)據(jù)采集、存儲(chǔ)電路設(shè)計(jì)以及混合觸發(fā)電路的設(shè)計(jì)。其中,信號模擬波形與信號邏輯波形的采集基于同一個(gè)主時(shí)鐘,保證了采集數(shù)據(jù)的相關(guān)性;在波形顯示界面上也采用相同的時(shí)基,保證了模擬波形與邏輯波形具有相同的時(shí)間基準(zhǔn);在混合觸發(fā)電路中產(chǎn)生的觸發(fā)信號同步觸發(fā)兩個(gè)采集模塊,使模擬波形與邏輯波形的采集窗口(相對于觸發(fā)點(diǎn))一致以及采用串并轉(zhuǎn)換技術(shù)實(shí)現(xiàn)高速采樣是本設(shè)計(jì)的創(chuàng)新點(diǎn)。 本文的主要工作內(nèi)容有: 1.數(shù)據(jù)采集通道部分設(shè)計(jì):包括邏輯探頭的設(shè)計(jì)、輸入信號的數(shù)字化處理、門限電平產(chǎn)生電路和數(shù)字模擬信號復(fù)用電路的設(shè)計(jì)。該部分實(shí)現(xiàn)了邏輯分析模塊的前端信號采集和處理,同時(shí)為示波器模塊提供一路信號輸...

【文章頁數(shù)】：72 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖3-6TLC5620C接口時(shí)序圖

為能夠驅(qū)動(dòng)TLC5620C的TTL電平，在D/A轉(zhuǎn)換器的3根接口線中用74F244進(jìn)行電氣隔離。對TLC5620C數(shù)字控制是由與CMOS兼容的三線串行總線（CLK，LOAD，DATA）組成。11位命令字由八位數(shù)據(jù)D7~D0，兩個(gè)選擇位（A1，A0：....

圖3-11五分頻電路時(shí)序仿真

高速差分接口電路快速鎖相環(huán)的輸入時(shí)鐘。時(shí)鐘分頻電路由多個(gè)二分頻、五分頻、十分頻電路和一個(gè)數(shù)據(jù)選擇器組成，數(shù)據(jù)選擇器根據(jù)分頻系數(shù)選擇一個(gè)相應(yīng)的頻率輸出。在本設(shè)計(jì)中，除了要根據(jù)不同檔位選擇不同采樣率外，還需要利用分頻時(shí)鐘對100MSa/s以及100MSa/s以下的數(shù)據(jù)進(jìn)行降速....

圖3-16500MSa/s采樣時(shí)的波形仿真圖

圖3-16500MSa/s采樣時(shí)的波形仿真圖即在500MSa/s采樣時(shí)，將每一路串行輸入的數(shù)據(jù)分4路并行輸出，D[0]是一個(gè)串行輸入的100MHz方波，LVDSCLKIN是串并轉(zhuǎn)換模塊的輸入時(shí)鐘，設(shè)置為50MHz，DATA[3]-DATA[0]是4位并行....

圖3-24單通道觸發(fā)識(shí)別仿真圖

如“1001”，用查詢的辦法找出這個(gè)上升沿的位置。單通道觸發(fā)流程圖和仿真圖如圖3-23和圖3-24所示。

本文編號：3928374