發(fā)布時(shí)間：2025-03-31 22:30

　　隨著我國電子信息產(chǎn)業(yè)的不斷發(fā)展,數(shù)字信號處理器(DSP)在航天、通信、工業(yè)控制等領(lǐng)域獲得了極為廣泛的應(yīng)用,DSP會(huì)朝著高性能、低功耗、拓展多種應(yīng)用的方向邁進(jìn)。中斷系統(tǒng)作為DSP的重要組成部分,控制著外設(shè)和DSP內(nèi)核之間的通訊,其穩(wěn)定性、實(shí)用性直接關(guān)系到DSP系統(tǒng)的工作狀態(tài),因此中斷系統(tǒng)的優(yōu)劣是影響整個(gè)DSP性能的重要因素之一。該課題來源于一種應(yīng)用于工業(yè)控制領(lǐng)域的國產(chǎn)DSP芯片,在闡述中斷系統(tǒng)的基本概念和工作過程的基礎(chǔ)上,為該芯片設(shè)計(jì)了一種符合其要求的中斷系統(tǒng)。該DSP芯片外設(shè)資源十分豐富,中斷系統(tǒng)需要滿足眾多外設(shè)中斷的需求,因此提出了含兩級向量的三級中斷系統(tǒng)作為實(shí)現(xiàn)方案。三級中斷結(jié)構(gòu)能夠很好地適應(yīng)大量中斷源的中斷請求,兩級向量分則別是CPU級中斷與外設(shè)級中斷的“身份證”。中斷系統(tǒng)的硬件部分采用了自頂向下、分層次、分模塊的設(shè)計(jì)方法,先對中斷系統(tǒng)的頂層硬件電路結(jié)構(gòu)進(jìn)行設(shè)計(jì),后將中斷系統(tǒng)的三級結(jié)構(gòu)——外設(shè)級、PIE級以及CPU級——分別進(jìn)行設(shè)計(jì),重點(diǎn)是對PIE控制器進(jìn)行設(shè)計(jì),對中斷相關(guān)的關(guān)鍵寄存器用Verilog HDL進(jìn)行描述。DSP內(nèi)核采用八級流水線結(jié)構(gòu),并提出精確中斷方式,這種方式是與流...

【文章頁數(shù)】：77 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖１．２?ＤＳＰ芯片硬件資源??

表明了未來高性能ＤＳＰ設(shè)計(jì)的發(fā)展趨勢。??從功耗來看，在同等處理能力下，功耗的降低可以延長ＤＳＰ命，增加產(chǎn)品的使用時(shí)間，所以ＤＳＰ芯片內(nèi)核的電源電壓會(huì)越到１．ＩＶ甚至更低。另外，存儲(chǔ)及外設(shè)的功耗也在不斷下降，這功耗也隨之下降。??題涉及的ＤＳＰ芯片高性能主要表現(xiàn)在以下幾個(gè)方面：?....

圖１．３?ＤＳＰ中斷系統(tǒng)結(jié)構(gòu)??

?和高速運(yùn)行的ＣＰＵ并行工作，從而解決了外設(shè)與ＣＰＵ因運(yùn)行速度不同造成的矛??盾。圖１．３所示為ＤＳＰ的中斷系統(tǒng)結(jié)構(gòu)示意圖。??外設(shè)級中斷請求?ＣＰＵ級中斷請求??中?２￣＾￣????斷?中斷請求結(jié)構(gòu)?〉ＣＰＵ??源?ｒ－？＞?－?一Ｔ???中斷應(yīng)答??？????圖１．３?ＤＳＰ....

圖２．１?ａ）生活中的中斷事例?圖２．１?ｂ）?ＤＳＰ的中斷過程??

圖２．１?ａ）生活中的中斷事例?圖２．１?ｂ）?ＤＳＰ的中斷過程??２．１．２中斷的作用??中斷系統(tǒng)維系著外設(shè)和ＤＳＰ內(nèi)核的通信，是ＤＳＰ芯片的重要組成部分。中??斷系統(tǒng)存在的作用如下：??

圖２．２中斷處理過程流程圖??９??

為了更直觀地描述中斷，首先舉個(gè)生活中的事例。你正在家中看書，突然電??話鈴響了，于是你放下書本去接電話，和來電的人交談，交談結(jié)束后回來繼續(xù)看??書。這就是生活當(dāng)中發(fā)生的一次“中斷”，其流程圖如圖２．１?ａ）所示。就像ＤＳＰ??芯片的ＣＰＵ進(jìn)行正常程序處理時(shí)，由于某些緊急情況會(huì)被要....

本文編號：4038514