空間應用處理器Cache一直是抗輻射加固設計的薄弱環(huán)節(jié),造成國產加固器件的Cache不能在軌應用,大大制約了空間應用處理器的性能.Cache中保存著處理器當前使用最頻繁的指令和數據,Cache加固的效果,直接決定了空間應用處理器的抗單粒子翻轉(SEU)能力.處理器緩存標簽陣列(Cache Tag Array)是Cache系統(tǒng)的核心,傳統(tǒng)SEC僅能對Tag單位錯誤進行糾正,鄰位雙錯會引起誤糾正,在組相連和全相連的Cache中會引起較大的面積功耗開銷.本文設計了結合比特重排序技術和擴展FastTag技術的高能效Cache Tag容錯方法,具有三方面特點:(1)擴展傳統(tǒng)FastTag技術在寫回Cache應用的局限性;(2)冗余碼率與SEC一樣的條件下,降低鄰位雙錯的誤糾正概率;(3)和傳統(tǒng)SEC方法相比,降低容錯帶來的面積功耗開銷.經過仿真與評估,與傳統(tǒng)SEC容錯設計相比,能效比得到提高.可以將鄰位雙錯檢測率提高70%左右;面積開銷降低12.1%;功耗開銷降低47.6%;關鍵路徑延遲降低0.2 ns.

【文章頁數】：6 頁

【文章目錄】：
1 引言
2 Cache Tag比特重排序設計
3 擴展FastTag容錯結構設計
4 比特重排序及擴展FastTag容錯結構
5 高能效容錯方法仿真驗證
6 結束語



本文編號：3775752