飛機(jī)掛架檢測(cè)系統(tǒng)是通過(guò)完成對(duì)飛機(jī)掛架測(cè)試和控制來(lái)檢測(cè)并分析其質(zhì)量與性能的系統(tǒng)。傳統(tǒng)采用單處理器測(cè)試方法對(duì)飛機(jī)掛架系統(tǒng)進(jìn)行分析,由于該方法只采用一個(gè)處理器處理信號(hào),所以系統(tǒng)的效率和精度低,無(wú)法滿(mǎn)足目前檢測(cè)系統(tǒng)的復(fù)雜度和精度要求。針對(duì)此問(wèn)題,本課題將多處理器并行處理的方法應(yīng)用于檢測(cè)系統(tǒng),處理器間采用以太網(wǎng)進(jìn)行通信,每個(gè)處理器都有自己的時(shí)間基準(zhǔn),為了給飛機(jī)掛架系統(tǒng)提供一個(gè)精確的時(shí)鐘信號(hào),就需要對(duì)各個(gè)處理器進(jìn)行時(shí)鐘同步,本課題的目的就是設(shè)計(jì)一種方法解決各個(gè)處理器的同步問(wèn)題。本課題分析了目前各種時(shí)鐘同步方法的優(yōu)缺點(diǎn),深入研究IEEE 1588時(shí)鐘同步協(xié)議的原理,分析了誤差產(chǎn)生的原因,最后設(shè)計(jì)了一種時(shí)鐘同步方法,該方法的措施有：采用延時(shí)較小的集線器作為網(wǎng)橋設(shè)備；應(yīng)用“時(shí)分復(fù)用”技術(shù)控制網(wǎng)絡(luò)流量和在媒體獨(dú)立接口層（MⅡ）打時(shí)間戳以提高打時(shí)間戳的精度。然后搭建了一個(gè)實(shí)驗(yàn)平臺(tái),并在該平臺(tái)上實(shí)現(xiàn)了多個(gè)處理器的時(shí)鐘同步工作,同步精度小于0.01ms。這個(gè)時(shí)鐘同步方法的創(chuàng)新點(diǎn)是時(shí)鐘同步硬件部分采用單片機(jī)來(lái)代替?zhèn)鹘y(tǒng)的FPGA,完成報(bào)文傳遞過(guò)程中的打時(shí)間戳和為設(shè)備提供精確頻率可調(diào)時(shí)鐘的功能。該方法與FPGA方案相... 

【文章來(lái)源】：西安工業(yè)大學(xué)陜西省

【文章頁(yè)數(shù)】：70 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 項(xiàng)目背景
    1.2 時(shí)鐘同步技術(shù)的發(fā)展現(xiàn)狀
        1.2.1 國(guó)內(nèi)時(shí)鐘同步技術(shù)的現(xiàn)狀
        1.2.2 國(guó)外時(shí)鐘同步技術(shù)的現(xiàn)狀
    1.3 本課題研究的目的和意義
2 時(shí)鐘同步算法的研究
    2.1 IEEE 1588協(xié)議基本原理
    2.2 時(shí)鐘同步方案的設(shè)計(jì)
        2.2.1 網(wǎng)橋設(shè)備的選擇
        2.2.2 打時(shí)間戳位置的選擇
    2.3 本章小結(jié)
3 驗(yàn)證平臺(tái)整體方案的設(shè)計(jì)
    3.1 總體方案
    3.2 硬件總體設(shè)計(jì)
    3.3 軟件總體設(shè)計(jì)方案
        3.3.1 硬件調(diào)試部分
        3.3.2 引導(dǎo)程序和操作系統(tǒng)
        3.3.3 時(shí)鐘同步驗(yàn)證程序
    3.4 本章小結(jié)
4 系統(tǒng)硬件的設(shè)計(jì)
    4.1 硬件選型
        4.1.1 最小系統(tǒng)
        4.1.2 處理器
        4.1.3 存儲(chǔ)單元
        4.1.4 網(wǎng)絡(luò)部分
    4.2 硬件電路設(shè)計(jì)
        4.2.1 電源部分電路
        4.2.2 存儲(chǔ)器部分電路
        4.2.3 復(fù)位電路
        4.2.4 時(shí)鐘電路
        4.2.5 網(wǎng)口部分
        4.2.6 串口部分
        4.2.7 打時(shí)間戳和計(jì)時(shí)模塊
    4.3 硬件電路板檢測(cè)流程
        4.3.1 測(cè)試方法
        4.3.2 測(cè)試流程
    4.4 硬件電路板調(diào)試心得
    4.5 本章小結(jié)
5 驅(qū)動(dòng)軟件的設(shè)計(jì)
    5.1 開(kāi)發(fā)環(huán)境的搭建
    5.2 打時(shí)間戳和計(jì)時(shí)模塊的軟件實(shí)現(xiàn)
    5.3 系統(tǒng)啟動(dòng)代碼
        5.3.2 頂層目錄下的Makefile
        5.3.3 開(kāi)發(fā)板配置頭文件
        5.3.4 編譯結(jié)果
        5.3.5 U-Boot工具
        5.3.6 U-Boot工作原理分析
        5.3.7 U-Boot的移植
    5.4 Linux內(nèi)核移植、裁減
        5.4.1 Linux內(nèi)核移植
        5.4.2 Linux內(nèi)核裁減
    5.5 驅(qū)動(dòng)程序的設(shè)計(jì)
        5.5.1 ICD仿真程序設(shè)計(jì)
        5.5.2 linux下驅(qū)動(dòng)研究與編寫(xiě)
    5.6 本章小結(jié)
6 測(cè)試方案的設(shè)計(jì)與實(shí)現(xiàn)
    6.1 測(cè)試方案的設(shè)計(jì)
    6.2 測(cè)試方案的實(shí)現(xiàn)
7 結(jié)論
    7.1 總結(jié)
    7.2 展望
參考文獻(xiàn)
攻讀碩士發(fā)表的論文
致謝


【參考文獻(xiàn)】：
期刊論文
[1]IEEE 1588在分布式發(fā)電系統(tǒng)保護(hù)采樣值同步中的應(yīng)用[J]. 楊乘勝,唐立軍.  華電技術(shù). 2009(07)
[2]IEEE 1588精確時(shí)間同步協(xié)議的應(yīng)用方案[J]. 于鵬飛,喻強(qiáng),鄧輝,鮑興川,馬媛媛,郭經(jīng)紅.  電力系統(tǒng)自動(dòng)化. 2009(13)
[3]IEEE 1588-協(xié)議中時(shí)鐘同步性能的影響因素以及時(shí)間戳的生成方式分析[J]. 陳永標(biāo),方興其,岑宗浩.  微型電腦應(yīng)用. 2009(04)
[4]基于CAN總線的時(shí)鐘同步機(jī)制研究[J]. 張彥軍,劉靖宇,郭廓.  控制工程. 2006(S1)
[5]IEEE1588高精度同步算法的研究和實(shí)現(xiàn)[J]. 桂本烜,劉錦華.  電光與控制. 2006(05)
[6]IEEE1588的高精度時(shí)間同步算法的分析與實(shí)現(xiàn)[J]. 桂本烜,馮冬芹,褚健,金建祥.  工業(yè)儀表與自動(dòng)化裝置. 2006(04)
[7]精確時(shí)鐘同步系統(tǒng)原理及在民航空管系統(tǒng)中的應(yīng)用探討[J]. 潘躍晨,趙誠(chéng)琪.  微型電腦應(yīng)用. 2006(07)
[8]網(wǎng)絡(luò)時(shí)間同步分析[J]. 楊曉諳,周春暉.  計(jì)算機(jī)時(shí)代. 2006(05)
[9]網(wǎng)絡(luò)控制系統(tǒng)研究綜述[J]. 王子君,許維勝,王中杰,吳啟迪.  自動(dòng)化儀表. 2005(10)
[10]分布式遠(yuǎn)程運(yùn)動(dòng)控制研究[J]. 任峻,李仁發(fā).  計(jì)算機(jī)工程與科學(xué). 2005(09)

博士論文
[1]網(wǎng)絡(luò)控制系統(tǒng)中延時(shí)機(jī)理及狀態(tài)預(yù)估控制方法的研究[D]. 梁濤.河北工業(yè)大學(xué) 2007
[2]網(wǎng)絡(luò)化控制系統(tǒng)在電力系統(tǒng)中的應(yīng)用研究[D]. 何飛躍.華中科技大學(xué) 2006
[3]基于交換式以太網(wǎng)的網(wǎng)絡(luò)控制系統(tǒng)研究[D]. 胡曉婭.華中科技大學(xué) 2006

碩士論文
[1]分布式試飛測(cè)試系統(tǒng)總線研究與軟件設(shè)計(jì)[D]. 陳廣.電子科技大學(xué) 2007
[2]基于地面軟件的分布式試飛測(cè)試總線驗(yàn)證系統(tǒng)[D]. 劉丹.電子科技大學(xué) 2007
[3]分布式試飛測(cè)試系統(tǒng)總線及驗(yàn)證系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 劉光倫.電子科技大學(xué) 2007



本文編號(hào)：3355191