發(fā)布時間：2021-08-17 02:47

　　眾所周知,閃存的發(fā)展從容量到速度都超乎人們想象。測試就相應地處在越來越重要的地位,因為產(chǎn)品的發(fā)展使得測試時間越來越長,對測試設備體積和速度的要求也越來越高。測試在半導體行業(yè)中一直是比較昂貴的。測試并不決定或者影響產(chǎn)品質(zhì)量,所以不會為產(chǎn)品帶來任何附加價值。測試的目的,是通過失效產(chǎn)品以發(fā)現(xiàn)制造工藝中的缺陷,并及時找到補救或者持續(xù)改進的方法以減少對終端客戶的影響或者提高產(chǎn)品生產(chǎn)率。在開發(fā)和測試存儲器件方面,工程師面臨著許多挑戰(zhàn)。要獲得更低的消費價格,就要不斷削減測試成本和時間。從設備而言,動輒上百萬美金的設備不容易進行測試上的升級,而且即使升級價格也非常昂貴,通常為企業(yè)所不取。本課題所研究的TTR（Test Time Reduction,減少測試時間）方法是基于產(chǎn)品原理的,并不從基本上對測試設備做出任何改進,而是通過軟件的設計方法結(jié)合產(chǎn)品工作原理,實現(xiàn)高效準確地完成對產(chǎn)品的質(zhì)量測試。相對歐美而言,由于存儲器產(chǎn)品的整體發(fā)展程度早于國內(nèi)所以國外的測試設備和測試方法也比較先進。通過對于產(chǎn)品測試pattern的設計來優(yōu)化測試時間的方法在多種測試方法著作中都有談及,但是由于產(chǎn)品原理不同,所以所應用的優(yōu)... 

【文章來源】：上海交通大學上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：71 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
1 概述
2 閃存器件原理
    2.1 閃存類型及應用
    2.2 快閃存儲器的操作模式
    2.3 多級單元閃存(MLC)技術
    2.4 閃存的測試流程
3 TTR 工作原理
    3.1 TTR 的方法
    3.2 目前的測試 Pattern 及 DPM 水平
4 PBI 分級測試TTR 可行性研究
    4.1 TTR 研究對象
    4.2 1P/E 可行性分析
    4.3 Partial 1PE 可行性分析
    4.4 Partial 1P/E TTR 風險預估
5 試驗過程
    5.1 實驗環(huán)境要求
    5.2 搭建實驗環(huán)境
    5.3 Pattern 設計與驗證
    5.4 Screen 設計與驗證
    5.5 實驗結(jié)果分析
6 總結(jié)
參考文獻
致謝
攻讀學位期間發(fā)表的學術論文



本文編號：3346903