IPQAM中的包緩存器設(shè)計與實現(xiàn)
【學位單位】:華中科技大學
【學位級別】:碩士
【學位年份】:2011
【中圖分類】:TP333
【部分圖文】:
圖 3-1 SDRAM/DRAM 包緩存器功能示意圖交換機需要支持多個虛擬隊列,而且虛擬隊列的數(shù)量可能比進入的接口多,考慮要支持優(yōu)先級的分類處理不同的包。一種常用的做法就是設(shè)計基于 SRAM 和AM 的數(shù)據(jù)緩沖器。在一個 SRAM 和 DRAM 中可以支持多個輸入數(shù)據(jù)接口和更多列。而且其中的調(diào)度算法必須實現(xiàn)隱藏SRAM 和DRAM 的訪問時間差,并且保證AM 中的數(shù)據(jù)不會出現(xiàn)上溢出或者下溢出,并且數(shù)據(jù)的延時在一個可以接受的范圍。為了進一步分析緩沖器的性能,可以假設(shè)這個系統(tǒng)維護了Q 個平等的隊列和AM 的訪問時間為 b,而 SRAM 的訪問時間可以忽略(SRAM 訪問時間只是需要一到時鐘而已)。通常而言,b 可以看作是一個相對而言固定的數(shù)值(當然對于不同的nk 和不同 Row 而言,b 會有較小的變化)。SRAM 和 DRAM 的內(nèi)存結(jié)構(gòu)描述如下圖[38] [39]
圖 3-1 SDRAM/DRAM 包緩存器功能示意圖機需要支持多個虛擬隊列,而且虛擬隊列的數(shù)量可能比進入的接口多,考慮持優(yōu)先級的分類處理不同的包。一種常用的做法就是設(shè)計基于 SRAM 和數(shù)據(jù)緩沖器。在一個 SRAM 和 DRAM 中可以支持多個輸入數(shù)據(jù)接口和更多而且其中的調(diào)度算法必須實現(xiàn)隱藏SRAM 和DRAM 的訪問時間差,并且保證的數(shù)據(jù)不會出現(xiàn)上溢出或者下溢出,并且數(shù)據(jù)的延時在一個可以接受的范圍進一步分析緩沖器的性能,可以假設(shè)這個系統(tǒng)維護了Q 個平等的隊列和訪問時間為 b,而 SRAM 的訪問時間可以忽略(SRAM 訪問時間只是需要一到而已)。通常而言,b 可以看作是一個相對而言固定的數(shù)值(當然對于不同的同 Row 而言,b 會有較小的變化)。M 和 DRAM 的內(nèi)存結(jié)構(gòu)描述如下圖[38] [39]
在時間t的時候,在第五個請求的時候,A 出現(xiàn)了三次,超出了頭緩存區(qū)中A 的個,而在這之前所有的隊列讀取的數(shù)據(jù)都沒有超過在頭緩存區(qū)中的個數(shù),所以 A 隊列DRAM 提取A 隊列的讀取請求優(yōu)先響應(yīng)。在時間t + b的時候,讀取隊列 A,B,C 的數(shù)據(jù),然后從 DRAM 中讀取隊列A 的數(shù)。這時判斷請求隊列中在第六個請求的時候B 隊列出現(xiàn)請求的數(shù)據(jù)量超過在頭緩存的數(shù)據(jù)。而其他隊列都沒有出現(xiàn)讀取的數(shù)據(jù)超過在頭緩存區(qū)中的個數(shù),所以B 隊列DRAM 讀取B 隊列的讀取請求優(yōu)先響應(yīng)。在時間 t + 2*b的時候,讀取隊列 A,A,D 的數(shù)據(jù),然后從 DRAM 中讀取隊列B 的據(jù)。這時判斷請求隊列中在第六個請求的時候 C 隊列出現(xiàn)請求的數(shù)據(jù)量等于在頭緩區(qū)的數(shù)據(jù)。而其他隊列都讀取的數(shù)據(jù)都小于在頭緩存區(qū)中的個數(shù),所以C 隊列向RAM 讀取 C 隊列的讀取請求優(yōu)先響應(yīng)。在時間 t + 3*b的時候,讀取隊列 C,B,B 的數(shù)據(jù),然后從 DRAM 中讀取隊列C 的據(jù)。因為沒有請求,所以處于停止狀態(tài)。定義:如果頭緩存區(qū)中有 Q (b 1)bytes 的數(shù)據(jù)而且請求隊列中擁有 (b 1) + 1bytes 的數(shù)據(jù).如此最早缺少優(yōu)先算法永遠不會出現(xiàn)下溢出。
【參考文獻】
相關(guān)期刊論文 前10條
1 金海華,龔明,方向忠;基于以太網(wǎng)傳輸MPEG-2碼流的協(xié)議研究[J];電視技術(shù);2004年08期
2 張峰;;一種適合廣電運營的視頻點播技術(shù)[J];廣播電視信息;2006年03期
3 向興富;袁玉群;譚亞軍;;基于FPGA的DDR2 SDRAM數(shù)據(jù)存儲研究[J];貴州大學學報(自然科學版);2010年02期
4 范繼;吳小役;王斌翊;胡江峰;;數(shù)字系統(tǒng)中SDRAM控制器的FPGA實現(xiàn)[J];火炮發(fā)射與控制學報;2009年04期
5 孫睿;;基于SDRAM基本結(jié)構(gòu)、操作及相關(guān)時序參數(shù)的研究[J];中國集成電路;2010年02期
6 鄧耀華;劉桂雄;吳黎明;;高速SDRAM控制器的嵌入式設(shè)計[J];計算機工程;2010年16期
7 高子旺;顧美康;;一種基于FPGA的低復(fù)雜度SDRAM控制器實現(xiàn)方法[J];計算機與數(shù)字工程;2010年01期
8 趙傳猛;高巖;張蓉;;一種簡單的SDRAM控制器實現(xiàn)[J];計算機與數(shù)字工程;2010年08期
9 朱宏光;司靜;;一種用于高速數(shù)據(jù)采集的SDRAM控制器[J];無線電工程;2010年04期
10 于躍忠;黃振;林孝康;;SDRAM文件結(jié)構(gòu)存儲控制的FPGA實現(xiàn)[J];現(xiàn)代電子技術(shù);2010年14期
本文編號:2847071
本文鏈接:http://www.sikaile.net/kejilunwen/jisuanjikexuelunwen/2847071.html