【摘要】： 高性能互連網(wǎng)絡(luò)是高性能計算機(jī)的重要組成部分,高帶寬、低延遲、高可靠及可擴(kuò)展的高性能互連網(wǎng)絡(luò)直接影響和決定高性能計算機(jī)的性能、可靠性及可擴(kuò)展性。以光互連傳輸為代表的高速串行傳輸技術(shù)的成熟,對高性能互連網(wǎng)絡(luò)研究和設(shè)計產(chǎn)生了較大影響,為此需對一些原本成熟穩(wěn)定的技術(shù)進(jìn)行進(jìn)一步的改進(jìn)和優(yōu)化,以滿足不斷發(fā)展的技術(shù)特性和需求。 本文深入研究了包括滑動窗口重傳協(xié)議和流控機(jī)制等現(xiàn)有高速互連網(wǎng)絡(luò)鏈路層協(xié)議的基本實(shí)現(xiàn)技術(shù),提出了基于移位寄存器設(shè)計的超時管理機(jī)制、基于滑動窗口設(shè)計的信用流控實(shí)現(xiàn)策略和基于鏈路層特殊微包的ACK和信用傳輸管理機(jī)制,討論了信用超時機(jī)制設(shè)置問題,在原有技術(shù)基礎(chǔ)上用Verilog語言優(yōu)化和實(shí)現(xiàn)了鏈路層協(xié)議,并用FPGA進(jìn)行了模擬和驗證。實(shí)驗和理論分析表明,本文所提出的新機(jī)制和改進(jìn)方法,有效地降低了重傳協(xié)議的資源消耗、明晰和簡化了網(wǎng)絡(luò)層邏輯與鏈路層邏輯的關(guān)系,優(yōu)化了高速互連網(wǎng)絡(luò)協(xié)議的實(shí)現(xiàn)效率和層次結(jié)構(gòu)。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2007
【分類號】：TP302.1
【圖文】：

是任何物理介質(zhì)通信鏈路都不能保證經(jīng)過鏈路傳輸?shù)臄?shù)鏈路中傳送的過程中，可能出現(xiàn)內(nèi)部或外部因素的干擾，復(fù)和亂序等。當(dāng)微包出現(xiàn)錯誤時，通信雙方必須采取相應(yīng)到的錯誤微包。鏈路錯誤處理方式有糾錯和重傳兩種，正確的錯誤處理方式。由于高速互連網(wǎng)絡(luò)具有高帶寬、錯方式將不適于高速鏈路特點(diǎn)，為此本章針對鏈路錯誤傳協(xié)議中所涉及的差錯控制技術(shù)。芍2.1鏈路錯誤模型分析連參考模型(opensystemIntereonneetionRefereneeMo(IntemationalOrg耐zationfo:Standardization)提出的年的實(shí)踐驗證，它已成為不同制造商的設(shè)備和應(yīng)用軟件在型定義了網(wǎng)絡(luò)中發(fā)送方和接收方的整個數(shù)據(jù)通信過程。

國防科學(xué)技術(shù)大學(xué)研究生院學(xué)位論文來才繼續(xù)發(fā)送其他微包，而是可以連續(xù)發(fā)送多個微包后再等待確認(rèn)。每個已發(fā)送的微包都有一個超時計數(shù)器，一旦微包進(jìn)入重傳緩沖區(qū)和發(fā)送，就啟動超時計數(shù)器。發(fā)送過程中如若微包出錯，則接收方直接丟棄該微包和其所有后續(xù)微包，并且對于丟棄的微包不發(fā)送確認(rèn)。這樣，當(dāng)出錯微包的超時計數(shù)器計滿時，發(fā)送方便從該微包開始按序重傳所有緩沖區(qū)中的后續(xù)微包。如圖2.8所示，假定發(fā)送方發(fā)送完8號微包后發(fā)現(xiàn)5號微包的確認(rèn)響應(yīng)在其計時器超時前并未到達(dá)，則發(fā)送方只能退回5號幀開始重發(fā)。

窗口上限繼續(xù)滑動，而由于沒有收到響應(yīng)微包圖2.11中C;到響應(yīng)微包，且響應(yīng)序列號等于發(fā)送窗口下限，如圖2.n已收到微包的響應(yīng)超時計數(shù)器，并釋放微包占用的緩存空間到響應(yīng)微包，且響應(yīng)序列號介于窗口的下限和上限之間，如為2，該情況意味著發(fā)送窗口中位于2號微包前面的微包都含著對三個微包的響應(yīng)，所以滑動窗口下限滑動3。關(guān)閉己收并釋放微包占用的緩存空間;口下限滑動到3后，在規(guī)定時間內(nèi)沒有收到有效的響應(yīng)微包表示發(fā)送的3號微包未被正確接收(可能丟失，也可能是被破動窗口上限回退到3號微包處，重新開始傳送;中，發(fā)送方同時記錄發(fā)送窗口的大小，窗口大小等于窗口上限重傳隊列大小，則表示重傳隊列己滿，將觸發(fā)緩沖區(qū)滿事件，入重傳隊列。

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 裴俊杰;基于FPGA的多路數(shù)據(jù)接收存儲的設(shè)計與實(shí)現(xiàn)[D];中北大學(xué);2011年

2 焦亞濤;某飛行器用遙測記錄器的設(shè)計及其關(guān)鍵技術(shù)研究[D];中北大學(xué);2012年

本文編號：2764485