【摘要】： 單處理器性能的提高在主頻、結(jié)構(gòu)、功耗等方面都遇到了明顯的障礙,提高并行性是改善處理器性能的基本方法,所以多核處理器的出現(xiàn)是必然結(jié)果。隨著工藝水平的提高,處理器規(guī)模的增大,處理器的功耗也明顯增加,功耗效率也成為評價處理器性能的標(biāo)準(zhǔn)之一。眾核或多核體系結(jié)構(gòu)處理器設(shè)計時單核的復(fù)雜度的問題是設(shè)計所要考慮的一個方面。在提高并行時采用傳統(tǒng)指令級并行技術(shù)組織發(fā)射度更寬的超標(biāo)量結(jié)構(gòu),采用激進(jìn)的指令和數(shù)據(jù)預(yù)測,數(shù)據(jù)相關(guān)時采用動態(tài)調(diào)度算法,使得單核面積增加,單個晶體管的效率降低,只能增加單應(yīng)用內(nèi)的性能且性能很容易達(dá)到極限。所以在本文設(shè)計中考慮使單個晶體管的作用發(fā)揮到最大,最初單核采用的是順序單發(fā)射8級流水,靜態(tài)跳轉(zhuǎn)預(yù)測方法。流水線中出現(xiàn)的數(shù)據(jù)相關(guān),采用阻塞流水線方式。性能測試后定點指令的IPC為0.3左右,效率較低。針對這種情況,在結(jié)構(gòu)中加入了FORWARD邏輯,使IPC增加到0.5。在實現(xiàn)FORWARD邏輯的RTL代碼時優(yōu)化時延,使其滿足設(shè)計的要求。同時針對浮點運算單元加入定向技術(shù),使小核的整體性能提高。而且為擴(kuò)展處理器的性能,增加非對齊訪存指令。在小核中實現(xiàn)了兩條類似MIPS指令中的原子指令LL/SC解決核間同步的問題。最后通過驗證平臺的搭建,根據(jù)兩種模擬器的比較進(jìn)行結(jié)果的驗證,保證處理器設(shè)計的準(zhǔn)確性和實用性。
【學(xué)位授予單位】：吉林大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2008
【分類號】：TP332
【圖文】：

小核頂層模塊

圖 3..4 譯碼過程3.2.3 執(zhí)行級和寫回級執(zhí)行單元流水線劃分為四級，根據(jù)浮點乘法完成的拍數(shù)為 4 拍確行單元其他功能部件完成的時間也為 4 拍。由于定點 ALU 運算很快拍完成 。為了保證順序?qū)懟丶拇嫫�，在出現(xiàn)例外時保護(hù)現(xiàn)場，所以部件產(chǎn)生結(jié)果后也要使用三個寄存器來存儲結(jié)果。其他功能部件也類由于除法部件完成的周期數(shù)是由除數(shù)和被除數(shù)（浮點數(shù)根據(jù)精度）決所以執(zhí)行時在第三拍進(jìn)行迭代時產(chǎn)生 stall 信號，使整條流水線保持的指令執(zhí)行，直到除法計算完成。在 l0_icache 沒有命中,l0_dcache 沒中,通過 crossbar 和其他部件通信時流水線都會被 stall 住。功能部件用如下：定點 ALU：實現(xiàn)定點加減、移位和與或非等邏輯運算；采用

【相似文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 劉玉蘋;眾核體系結(jié)構(gòu)下單核的設(shè)計與優(yōu)化[D];吉林大學(xué);2008年

本文編號：2732995