【摘要】： 隨著信息技術的發(fā)展,視頻系統(tǒng)的應用越來越廣泛。銀河飛騰-DSP(YHFT-DSP)是我國第一款超長指令字結構(VLIW)的高性能定點數(shù)字信號處理器(DSP),由于其具有運算速度快,編程調試方便等優(yōu)點,適于視頻系統(tǒng)的數(shù)字圖像處理。本文結合當前視頻系統(tǒng)的設計難點,采用FPGA加DSP這種結構組成的圖像采集與處理系統(tǒng),充分利用了兩者的優(yōu)點進行圖像的采集和處理,對基于銀河飛騰-DSP的視頻系統(tǒng)進行了全面的設計與實現(xiàn)。 YHFT-DSP視頻系統(tǒng)主要是基于兩款實驗產(chǎn)品的設計與實現(xiàn)。即:網(wǎng)絡攝像機和機頂盒。本文主要介紹了視頻系統(tǒng)的硬件電路與軟件編程實現(xiàn)。概括地講該視頻系統(tǒng)主要包括三部分:視頻采集、視頻處理和視頻播放。視頻采集主要根據(jù)視頻采集原理,設計了視頻采集核心邏輯控制、有效數(shù)據(jù)提取存儲及去隔行等視頻預處理,基于FPGA設計了I~2C總線控制器、SDRAM控制器和視頻采集電路實現(xiàn);視頻處理主要根據(jù)YHFT-DSP結構特點,設計了DSP視頻實時處理電路,介紹了DSP系統(tǒng)的軟件編程和MPEG-4算法;視頻播放主要基于SAA7121和FPGA完成播放電路硬件設計,視頻格式轉換算法;最后本文總結了整個視頻系統(tǒng)印制電路板設計和系統(tǒng)調試,并分析了系統(tǒng)性能。 本系統(tǒng)實現(xiàn)了視頻的高速精確采集和圖像實時處理以及清晰的視頻播放,具有實時性和結構簡單、方便易調等優(yōu)點,在實際中得到了良好的應用。
【學位授予單位】：國防科學技術大學
【學位級別】：碩士
【學位授予年份】：2006
【分類號】：TP368.12
【圖文】：

圖3.10EMIF異步讀時序(帶Ready操作)5.仲裁模塊SDRAM是單端口器件，所有的訪問都要順序進行。在FPGA里面，F(xiàn)PGA問源有兩個:AV數(shù)據(jù)采集模塊需要寫SDRAM，EMIF的數(shù)據(jù)請求需要DRAM。而這兩個訪問在邏輯上是有先后順序的:EMIF所需要的數(shù)據(jù)必須首有AV采集模塊寫入SDRAM然后才能由EMIF接口讀出來。對以前數(shù)據(jù)的讀可能與新視頻數(shù)據(jù)的寫請求相沖突。仲裁模塊就來負責解決這個沖突，并且保證采集的新數(shù)據(jù)不丟失，EMIF的請求也不會被延遲太久而導致DSP壓縮讀不到需要的數(shù)據(jù)而出錯。SAA7114H采集數(shù)據(jù)的時鐘頻率是27MHz，DSP壓縮程序對數(shù)據(jù)的需求是/秒，而SDRAM控制器工作頻率是1ooMHz，因此仲裁模塊能夠保證完成任務因為FPGA內部的緩存比較小，所以要不丟失新采集的數(shù)據(jù)，必須首先響V采集模塊的寫請求;而EMIF對數(shù)據(jù)的讀請求優(yōu)先級就稍低。根據(jù)實驗的結果表明，這種仲裁策略基本能夠滿足上述目標。

3.3.2SAA7114H應用設計1.硬件電路設計SAA7114H的硬件電路主要分為七部分(如圖3.11所示):第一部分是與FPGA接口，與FPGA只通過數(shù)據(jù)線(SDA)和時鐘線(SC系，來完成全雙工同步數(shù)據(jù)的發(fā)送和接收。IZc總線具有通信的簡化結構和數(shù)向傳送的靈活性。只需要占用芯片的兩個管腳，就可以方便實現(xiàn)FPGA從7114H的控制及芯片內部參數(shù)的設定。這里需注意IZc接口為集電極開路，在使用時應接上拉電阻。第二部分是IZC總線與IZC調試器的接口，用來方便的調試SAA7114H寄存置是否正確。第三部分是輸入電路。輸入信號可以為復合視頻信號也可為S一VIDEO信號，體接法見圖3.11。

【引證文獻】

相關碩士學位論文 前3條

1 劉濤;基于DSP和FPGA的高分辨率全景圖像實時處理系統(tǒng)硬件設計[D];哈爾濱工程大學;2011年

2 彭貴福;銀河飛騰DSK板及其USB2.0仿真器設計[D];國防科學技術大學;2007年

3 薛飛;基于MT9M111顏色識別系統(tǒng)的設計[D];陜西科技大學;2012年

本文編號：2725971