【摘要】： 嵌入式CPU作為SoC設(shè)計(jì)中最重要最關(guān)鍵的IP,其研發(fā)受到了廣泛關(guān)注。本文主要圍繞CKCORE國(guó)產(chǎn)32位嵌入式CPU的研制,對(duì)其體系結(jié)構(gòu)、核心模塊、驗(yàn)證流程,以及SoC平臺(tái)等多項(xiàng)關(guān)鍵技術(shù)進(jìn)行了深入研究。 本文自主設(shè)計(jì)了32位嵌入式CPU的微體系結(jié)構(gòu),解決了亂序執(zhí)行和快速退休、分支預(yù)測(cè)、寫緩存、CPU硬核化等核心技術(shù),實(shí)現(xiàn)了高性能低功耗的CK510。本文進(jìn)一步研究了基于超標(biāo)量體系的CK610,提出了投機(jī)執(zhí)行、非阻塞指令發(fā)射和數(shù)據(jù)訪問(wèn)、硬件保留棧,以及動(dòng)態(tài)可配置的CACHE回寫等關(guān)鍵技術(shù),大幅提升了性能。CK510/CK610按行業(yè)標(biāo)準(zhǔn)實(shí)現(xiàn)了硬核化,其主要技術(shù)指標(biāo)與國(guó)際同檔嵌入式CPU相當(dāng)。 針對(duì)多媒體增強(qiáng)單元設(shè)計(jì),本文提出了宏單元分段共享的SIMD運(yùn)算框架,通過(guò)基本乘法和加法逐層構(gòu)建不同寬度的SIMD運(yùn)算單元,有效解決了傳統(tǒng)方法部分積過(guò)多,控制復(fù)雜和進(jìn)位鏈延時(shí)大的缺點(diǎn)。設(shè)計(jì)了DSP擴(kuò)展單元,提出了運(yùn)算延時(shí)量化的流水線劃分、全流水執(zhí)行與結(jié)果回寫、非阻塞發(fā)射與亂序執(zhí)行,以及指令提前退休和延遲回寫等多項(xiàng)關(guān)鍵技術(shù),有效提升了多媒體應(yīng)用性能。 針對(duì)內(nèi)存管理單元設(shè)計(jì),本文提出一種基于全綜合設(shè)計(jì)流程的分組匹配TLB方法,設(shè)計(jì)了全流水的TLB存儲(chǔ)單元訪問(wèn)機(jī)制和初始地址預(yù)測(cè),加速了TLB表項(xiàng)查詢速度。高性能低功耗兩級(jí)TLB訪問(wèn)機(jī)制,實(shí)現(xiàn)了訪問(wèn)速度與訪問(wèn)容量的優(yōu)勢(shì)互補(bǔ)。本文同時(shí)提出了軟件透明的動(dòng)態(tài)頁(yè)面合并技術(shù),提高了uTLB表項(xiàng)的地址轉(zhuǎn)換效率。 針對(duì)CPU的設(shè)計(jì)驗(yàn)證,本文重點(diǎn)研究了一種新的等價(jià)性驗(yàn)證流程及其驗(yàn)證系統(tǒng)ZDFV。ZDFV的核心由面向RTL級(jí)驗(yàn)證工具、面向門級(jí)驗(yàn)證工具,以及面向驗(yàn)證的綜合工具組成。在對(duì)各種驗(yàn)證引擎深入研究的基礎(chǔ)上,ZDFV提出了無(wú)依賴性割集和量化、鎖存器匹配、混合SAT等多種驗(yàn)證方法,有效提升了處理器的驗(yàn)證效率。 本文設(shè)計(jì)了基于自主CPU的SoC開(kāi)發(fā)平臺(tái)。平臺(tái)以SPIRIT標(biāo)準(zhǔn)規(guī)范IP的特征,以XML標(biāo)準(zhǔn)描述目標(biāo)SoC,可快速靈活的兼容任意遵從AMBA協(xié)議的功能模塊,自動(dòng)完成IP集成。在給定體系架構(gòu)和約束的情況下,平臺(tái)可自動(dòng)生成RTL及FPGA仿真驗(yàn)證平臺(tái),支持軟硬件協(xié)同設(shè)計(jì),從而確保系統(tǒng)集成的正確和高效。
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2009
【分類號(hào)】：TP332

【引證文獻(xiàn)】

相關(guān)期刊論文 前2條

1 武淑麗;孟建熠;王榮華;嚴(yán)曉浪;葛海通;;基于預(yù)測(cè)緩存的低功耗TLB快速訪問(wèn)機(jī)制[J];計(jì)算機(jī)應(yīng)用研究;2011年08期

2 莫鵬飛;陳志堅(jiān);楊軍;黃歡歡;;嵌入式處理器的在線調(diào)試器設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)應(yīng)用與軟件;2012年12期

，

本文編號(hào)：2698549