【摘要】：為實(shí)現(xiàn)一種多浮點(diǎn)操作數(shù)乘法運(yùn)算的自主運(yùn)算控制器,提出了一種基于FPGA并行操作的硬連接電路的多浮點(diǎn)數(shù)乘法運(yùn)算控制器及其時(shí)序控制的方法,該控制器對(duì)一條多浮點(diǎn)操作數(shù)乘法運(yùn)算指令的命令字和多浮點(diǎn)操作數(shù)連續(xù)寫入并存儲(chǔ),在內(nèi)部時(shí)序脈沖作用下,可以自主完成讀出浮點(diǎn)操作數(shù)執(zhí)行乘法運(yùn)算,寫入存儲(chǔ)多浮點(diǎn)操作數(shù)過程與執(zhí)行乘法運(yùn)算命令的過程能夠并行進(jìn)行;在控制器執(zhí)行乘法運(yùn)算命令過程中,系統(tǒng)可以讀出執(zhí)行命令過程中的中間結(jié)果和最終運(yùn)算結(jié)果;論述了該控制器的電路構(gòu)成和基本原理,分析命令字與多操作數(shù)在內(nèi)部時(shí)序脈沖作用下的執(zhí)行過程,應(yīng)用Verilog HDL語言實(shí)現(xiàn)相關(guān)硬件的構(gòu)建和連接;設(shè)計(jì)完成后通過仿真測(cè)試可知,該控制器運(yùn)行的最高頻率為250MHz,從輸入到輸出端口最小延時(shí)是3.185ns,最大延時(shí)是15.336ns,且能夠自主完成浮點(diǎn)數(shù)乘法運(yùn)算。
[Abstract]:In order to realize an autonomous operation controller for multi-floating-point operands multiplication, a multi-floating-point multiplication controller based on FPGA parallel operation and its timing control method are proposed. The controller continuously writes and stores the command word and the multi-floating-point operands of a multi-floating-point operands multiplication instruction, and under the action of the internal timing pulse, it can independently complete the multiplication operation of the readout floating-point operands. The process of writing and storing multi-floating-point operands can be carried out in parallel with the process of executing multiplication commands. In the process of executing the multiplication command by the controller, the system can read the intermediate result and the final operation result in the process of executing the command. The circuit structure and basic principle of the controller are discussed, the execution process of command word and multi-operands under the action of internal sequential pulse is analyzed, and the related hardware is constructed and connected by Verilog HDL language. After the design is completed, the simulation results show that the maximum frequency of the controller is 250MHz, the minimum delay from input to output port is 3.185ns, the maximum delay is 15.336ns, and the floating-point multiplication operation can be completed independently.
【作者單位】： 廣西科技大學(xué)電氣與信息工程學(xué)院;
【基金】：廣西科學(xué)基金項(xiàng)目(桂科自2011GXNSFA018153)
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前5條

1 覃霖;曾超;;基于VHDL實(shí)現(xiàn)單精度浮點(diǎn)數(shù)的加/減法運(yùn)算[J];電子工程師;2008年07期

2 張小妍;邵杰;;高速浮點(diǎn)運(yùn)算單元的FPGA實(shí)現(xiàn)[J];信息化研究;2009年11期

3 邵杰;伍萬棱;余漢城;;一種深度流水線的浮點(diǎn)加法器[J];電子器件;2007年03期

4 夏杰;宣志斌;薛忠杰;;基于流水線結(jié)構(gòu)的浮點(diǎn)加法器IP核設(shè)計(jì)[J];微計(jì)算機(jī)信息;2008年27期

5 吉偉;黃巾;楊靚;黃士坦;;基于FPGA的32位浮點(diǎn)加法器的設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2008年06期

【共引文獻(xiàn)】

相關(guān)期刊論文 前7條

1 邵俊;樓衛(wèi)東;熊月宏;侯正周;;基于MODBUS協(xié)議溫濕度數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)[J];電子測(cè)量技術(shù);2010年03期

2 黃亞晴;徐朝陽;;基于FPGA的浮點(diǎn)運(yùn)算研究[J];電子世界;2014年11期

3 王德俊;王建立;陰玉梅;王鳴浩;;基于FPGA的實(shí)時(shí)圖像改進(jìn)直方圖均衡化算法[J];微電子學(xué)與計(jì)算機(jī);2010年05期

4 高建波;張盛兵;黃小平;姚濤;盧斌;;基于AltiVec的指數(shù)運(yùn)算的設(shè)計(jì)與實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2010年09期

5 唐小明;張濤;王貞杰;白松;;一種新的基于FPGA的數(shù)據(jù)格式轉(zhuǎn)換方法[J];現(xiàn)代電子技術(shù);2011年16期

6 劉健;史彩娟;趙麗莉;;基于FPGA的高速浮點(diǎn)FFT的實(shí)現(xiàn)研究[J];微型機(jī)與應(yīng)用;2012年14期

7 陳坤;唐小琦;宋寶;;基于FPGA的浮點(diǎn)與整型數(shù)據(jù)混合運(yùn)算實(shí)現(xiàn)[J];組合機(jī)床與自動(dòng)化加工技術(shù);2013年12期

相關(guān)碩士學(xué)位論文 前10條

1 麻志鵬;基于ARM的FPGA高速運(yùn)算模塊的設(shè)計(jì)[D];中北大學(xué);2011年

2 王松;基于FPGA的浮點(diǎn)協(xié)處理器IP核設(shè)計(jì)[D];南京航空航天大學(xué);2010年

3 朱世林;基于PowerPC的FPU設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2008年

4 仲繼強(qiáng);高性能DSP中32位浮點(diǎn)乘法器的設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2007年

5 王大宇;高性能浮點(diǎn)加法器的研究與設(shè)計(jì)[D];南京航空航天大學(xué);2012年

6 王明飛;多功能雷達(dá)信號(hào)源的研究與設(shè)計(jì)[D];電子科技大學(xué);2012年

7 吳博;非基2的FFT算法VLSI結(jié)構(gòu)研究與設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2013年

8 陳曦;基于混沌的數(shù)字圖像加密算法研究與系統(tǒng)的優(yōu)化設(shè)計(jì)[D];河南科技大學(xué);2013年

9 李寶緒;基于FPGA的卡爾曼濾波器的設(shè)計(jì)與實(shí)現(xiàn)[D];山東大學(xué);2014年

10 李健;基于FPGA的圖像去霧算法改進(jìn)及實(shí)現(xiàn)[D];西安電子科技大學(xué);2014年

【二級(jí)參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 周寧寧,陳燕例,李愛群;基于FPGA技術(shù)的浮點(diǎn)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與設(shè)計(jì);2005年06期

2 鐘冬慶;;嵌入式DSP處理器的體系結(jié)構(gòu)設(shè)計(jì)[J];微計(jì)算機(jī)信息;2006年29期

3 常靜波,郭立;一種3級(jí)流水線wallace樹壓縮器的硬件設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2005年01期

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李笑盈,孫富明,夏宏;浮點(diǎn)加法運(yùn)算器前導(dǎo)1預(yù)判電路的實(shí)現(xiàn)[J];計(jì)算機(jī)工程與應(yīng)用;2002年21期

2 黎鐵軍;李秋亮;徐煒遐;;一種128位高性能全流水浮點(diǎn)乘加部件[J];國防科技大學(xué)學(xué)報(bào);2010年02期

3 盛利元;全俊斌;;計(jì)算機(jī)迭代下混沌序列的周期研究[J];計(jì)算機(jī)應(yīng)用;2010年07期

4 沈涵,陳進(jìn);高性能浮點(diǎn)DSP芯片加法運(yùn)算單元的研究與設(shè)計(jì)[J];通信技術(shù);2003年11期

5 王永;夏宏;;高性能浮點(diǎn)乘法的設(shè)計(jì)[J];中國電力教育;2007年S3期

6 ;產(chǎn)品[J];電子設(shè)計(jì)應(yīng)用;2007年04期

7 ;德州儀器推出最新Stellaris ARM Cortex-M4F微控制器可提供領(lǐng)先的模擬集成、業(yè)界一流的低功耗及浮點(diǎn)性能[J];電子設(shè)計(jì)工程;2011年20期

8 秦瑞杰,李文全,林君;一種新穎的瞬時(shí)浮點(diǎn)放大器[J];航空計(jì)測(cè)技術(shù);1997年04期

9 范繼聰;洪琪;;單雙精度浮點(diǎn)加法的可重構(gòu)設(shè)計(jì)研究[J];計(jì)算機(jī)工程與設(shè)計(jì);2013年11期

10 杜慧敏;馬超;;一種快速浮點(diǎn)乘法單元的設(shè)計(jì)與實(shí)現(xiàn)[J];西安郵電大學(xué)學(xué)報(bào);2013年01期

相關(guān)會(huì)議論文 前8條

1 邰強(qiáng)強(qiáng);倪曉強(qiáng);張民選;;基于浮點(diǎn)融合乘加部件的前導(dǎo)零預(yù)測(cè)與檢測(cè)方法研究[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

2 閔銀皮;倪曉強(qiáng);邢座程;;多線程向量浮點(diǎn)部件的驗(yàn)證方法[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

3 陳博文;郭琦;沈海華;;浮點(diǎn)乘加部件的自動(dòng)化形式驗(yàn)證[A];第六屆中國測(cè)試學(xué)術(shù)會(huì)議論文集[C];2010年

4 王宏燕;邢座程;鄧讓鈺;;MB64-1浮點(diǎn)部件的設(shè)計(jì)[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

5 謝啟華;倪曉強(qiáng);李少青;劉榮華;張民選;;高性能浮點(diǎn)融合乘加部件中加法/前導(dǎo)零預(yù)測(cè)器的流水設(shè)計(jì)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

6 王碧文;彭元喜;楊惠;吳鐵彬;;一種FA的設(shè)計(jì)與驗(yàn)證[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

7 李振虎;倪曉強(qiáng);李少青;謝啟華;張民選;;浮點(diǎn)融合乘加部件中108位加法器的設(shè)計(jì)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

8 段軍棋;蔣丹;;FFT處理器優(yōu)化設(shè)計(jì)[A];現(xiàn)代通信理論與信號(hào)處理進(jìn)展——2003年通信理論與信號(hào)處理年會(huì)論文集[C];2003年

相關(guān)重要報(bào)紙文章 前10條

1 本報(bào)記者　 宋家雨;變一周為十三個(gè)小時(shí)[N];網(wǎng)絡(luò)世界;2006年

2 廣西 姑蘇飄雪;“呼喚”渲染世界真色彩[N];電腦報(bào);2004年

3 斯諾;PC按誰的規(guī)則玩[N];中國經(jīng)營報(bào);2001年

4 ;有望促生億億次超級(jí)計(jì)算機(jī)[N];網(wǎng)絡(luò)世界;2010年

5 中國計(jì)算機(jī)報(bào)測(cè)試實(shí)驗(yàn)室 王炳晨;1GHz CPU為誰而來？[N];中國計(jì)算機(jī)報(bào);2001年

6 ;CPU選購新概念[N];中國電腦教育報(bào);2002年

7 本報(bào)記者 李勝永;AMD真四核技術(shù)加速電力信息化[N];中國電力報(bào);2007年

8 馬文方;CPU與GPU：誰將主導(dǎo)下一次計(jì)算革命？[N];中國計(jì)算機(jī)報(bào);2008年

9 本報(bào)記者 霍光;AMD推土機(jī)架構(gòu)揭密[N];中國計(jì)算機(jī)報(bào);2011年

10 ;安騰2處理器技術(shù)特征分析[N];中國計(jì)算機(jī)報(bào);2003年

相關(guān)博士學(xué)位論文 前2條

1 陳立前;基于區(qū)間線性抽象域的可靠浮點(diǎn)及非凸靜態(tài)分析[D];國防科學(xué)技術(shù)大學(xué);2010年

2 姜浩;高精度可靠浮點(diǎn)計(jì)算及舍入誤差分析研究[D];國防科學(xué)技術(shù)大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 仇冀宏;高性能浮點(diǎn)單元的分析與設(shè)計(jì)[D];合肥工業(yè)大學(xué);2007年

2 潘宏亮;浮點(diǎn)指數(shù)類超越函數(shù)的運(yùn)算算法研究與硬件實(shí)現(xiàn)[D];西北工業(yè)大學(xué);2006年

3 全俊斌;基于浮點(diǎn)格式的數(shù)字混沌系統(tǒng)周期研究[D];中南大學(xué);2010年

4 李振虎;浮點(diǎn)融合乘加部件設(shè)計(jì)分析與尾數(shù)加電路定制設(shè)計(jì)[D];國防科學(xué)技術(shù)大學(xué);2013年

5 李振;浮點(diǎn)加減法的模擬驗(yàn)證[D];西北工業(yè)大學(xué);2006年

6 段瀅;雙精度浮點(diǎn)運(yùn)算單元的設(shè)計(jì)[D];華南理工大學(xué);2012年

7 沈俊;浮點(diǎn)運(yùn)算加速器的設(shè)計(jì)研究[D];浙江大學(xué);2013年

8 霍權(quán);高性能浮點(diǎn)乘法單元的設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2009年

9 韓山秀;浮點(diǎn)三角類超越函數(shù)的算法研究及硬件實(shí)現(xiàn)[D];西北工業(yè)大學(xué);2006年

10 侯申;浮點(diǎn)乘加部件流水站中關(guān)鍵模塊的全定制設(shè)計(jì)[D];國防科學(xué)技術(shù)大學(xué);2008年

，

本文編號(hào)：2485337