本文關(guān)鍵詞：TDS-OFDM系統(tǒng)中快速傅里葉變換（FFT）處理器的研究與實現(xiàn)

  更多相關(guān)文章： TDS-OFDM DMBT 混合基算法 FFT WFTA CORDIC

【摘要】：在現(xiàn)代無線通信系統(tǒng)中,為了充分利用日益稀缺的頻譜資源,OFDM技術(shù)成為了寬帶無線通信系統(tǒng)中的主流技術(shù),被多種無線通信標準所采用。中國的數(shù)字多媒體／電視廣播標準(DMBT),采用了與傳統(tǒng)OFDM技術(shù)不同的時域同步正交頻分復用系統(tǒng)(TDS-OFDM)。TDS-OFDM系統(tǒng)中用PN序列填充OFDM符號間的保護間隔,無需在頻域插入導頻信號,進一步提高了頻譜的利用率。其信號幀的子載波數(shù)目為3780個,系統(tǒng)中多載波的調(diào)制與解調(diào)使用3780點FFT/IFFT處理器實現(xiàn)。作為TDS-OFDM系統(tǒng)中不可或缺的關(guān)鍵模塊之一,針對3780點FFT處理器的算法、結(jié)構(gòu)以及硬件實現(xiàn)方法的研究具有重要的理論和現(xiàn)實意義。論文對目前主要的FFT算法及其硬件實現(xiàn)結(jié)構(gòu)進行了詳細的研究,分析和推導了各種算法的分解過程,比較了其算法復雜度和適用范圍；在FFT處理器的硬件實現(xiàn)結(jié)構(gòu)方面,論文對目前主要的兩種硬件實現(xiàn)方式——存儲器結(jié)構(gòu)和流水線結(jié)構(gòu)進行了討論和對比。論文分析和總結(jié)了已有的3780點FFT處理器的實現(xiàn)方法,在此基礎上,對以下幾個方面進行了深入的研究與優(yōu)化：1.算法上,綜合運用了庫利-圖基與古德-托馬斯兩種混合基算法,采用質(zhì)數(shù)因子優(yōu)先的逐級分解方式,降低了FFT處理器中需要存儲的旋轉(zhuǎn)因子數(shù)量；結(jié)構(gòu)上,基于一般混合基的存儲器分塊策略,得到了一種適用于3780點FFT的存儲器分配和地址生成機制,避免了FFT運算過程中同時讀寫多個存儲器塊的沖突問題。2.針對實時計算中連續(xù)數(shù)據(jù)幀的處理要求,論文提出了一種新的輸入輸出地址映射方式,通過改變最后三級FFT的計算組合順序,高效地實現(xiàn)了輸入和輸出過程中的原位運算以及連續(xù)流的數(shù)據(jù)處理。3.針對FFT處理器中的運算單元,論文提出了一種復用兩路3點、4點、5點和7點WFTA算法的運算單元結(jié)構(gòu),在降低處理器的硬件消耗的同時提高了數(shù)據(jù)并行度,降低了FFT的計算周期。4.論文對旋轉(zhuǎn)因子乘法單元進行了優(yōu)化研究,提出了一種改進的高基CORDIC算法,在減少傳統(tǒng)CORDIC算法的迭代次數(shù)的同時保持模校正因子為一個常數(shù),基于該算法設計的旋轉(zhuǎn)因子乘法單元相比通用的復數(shù)乘法器方案具有更小的硬件面積和更低的存儲器消耗。在以上的研究和優(yōu)化工作的基礎上,論文提出了一種3780點FFT處理器基于存儲器結(jié)構(gòu)的高效實現(xiàn)方案,詳細討論了該處理器的整體架構(gòu)以及其中關(guān)鍵模塊的設計方法。與已有的實現(xiàn)方法相比,該結(jié)構(gòu)在硬件規(guī)模、存儲器消耗和計算周期數(shù)上具有優(yōu)勢。論文基于Matlab建立了3780點FFT處理器的浮點和定點參考模型,采用Verilog硬件描述語言對所設計的FFT處理器進行了RTL級硬件實現(xiàn),并且搭建了FPGA硬件仿真與驗證平臺,對硬件設計進行了功能驗證和性能評估。仿真結(jié)果表明,論文所設計的3780點FFT處理器很好地滿足了TDS-OFDM系統(tǒng)的要求。最后,論文基于TSMC 65nm工藝對所設計的FFT處理器核心進行了綜合以及后端版圖設計,得到了最終的版圖實現(xiàn)結(jié)果。
【關(guān)鍵詞】：TDS-OFDM DMBT 混合基算法 FFT WFTA CORDIC
【學位授予單位】：復旦大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TN929.53;TP332
【目錄】：

• 摘要5-7
• Abstract7-9
• 第一章 引言9-16
• 1.1 課題研究的背景和意義9-13
• 1.1.1 無線通信中的OFDM技術(shù)9-10
• 1.1.2 基于TDS-OFDM的DMBT標準10-11
• 1.1.3 FFT處理器的實現(xiàn)方式11-13
• 1.2 論文的研究成果和貢獻13-14
• 1.3 論文的組織結(jié)構(gòu)14-16
• 第二章 FFT算法與硬件實現(xiàn)結(jié)構(gòu)16-34
• 2.1 FFT算法概述16-28
• 2.1.1 按時間抽取(DIT)的基-2FFT算法16-19
• 2.1.2 按頻率抽取(DIF)的基2-FFT算法19-21
• 2.1.3 基-4算法21-22
• 2.1.4 基-2~2、基-2~3算法22-23
• 2.1.5 庫利-圖基混合基算法23-25
• 2.1.6 古德-托馬斯混合基算法25-26
• 2.1.7 小點數(shù)WFTA算法26-28
• 2.2 FFT處理器的硬件實現(xiàn)結(jié)構(gòu)28-32
• 2.2.1 基于存儲器的結(jié)構(gòu)28-30
• 2.2.2 基于流水線的結(jié)構(gòu)30-32
• 2.3 3780點FFT處理器的研究現(xiàn)狀32-33
• 2.4 小結(jié)33-34
• 第三章 TDS-OFDM系統(tǒng)中FFT處理器的研究與優(yōu)化34-59
• 3.1 逐級分解的混合基算法34-37
• 3.2 無沖突的存儲器分配規(guī)則37-38
• 3.3 連續(xù)數(shù)據(jù)流的I/O地址映射方式38-43
• 3.4 蝶形運算單元的優(yōu)化43-50
• 3.4.1 3點WFTA算法44
• 3.4.2 5點WFTA算法44-45
• 3.4.3 7點WFTA算法45-47
• 3.4.4 復用的WFTA蝶形運算單元47-50
• 3.5 旋轉(zhuǎn)因子乘法的優(yōu)化50-58
• 3.5.1 基-2CORDIC算法51-52
• 3.5.2 改進的高基CORDIC算法52-54
• 3.5.3 旋轉(zhuǎn)因子乘法器結(jié)構(gòu)54-58
• 3.6 小結(jié)58-59
• 第四章 3780點FFT處理器的VLSI實現(xiàn)59-73
• 4.1 處理器整體架構(gòu)設計59-60
• 4.2 蝶形運算腳標組合生成器設計(SFG_Ni_Gen)60-62
• 4.3 蝶形運算地址控制器設計(Bf_Addr_Gen)62-66
• 4.4 輸入輸出地址控制器設計(IO_Addr-Gen)66-68
• 4.5 數(shù)據(jù)互聯(lián)模塊設計(Bf_Mem_Switch)68-69
• 4.6 內(nèi)部字長和定點化設計69-70
• 4.7 結(jié)果對比70-72
• 4.8 小結(jié)72-73
• 第五章 FPGA驗證與ASIC實現(xiàn)73-80
• 5.1 RTL實現(xiàn)和仿真驗證73-76
• 5.2 FPGA硬件實現(xiàn)和驗證76-78
• 5.3 ASIC實現(xiàn)結(jié)果78-79
• 5.4 小結(jié)79-80
• 第六章 總結(jié)與展望80-82
• 6.1 總結(jié)80-81
• 6.2 展望81-82
• 參考文獻82-86
• 碩士期間發(fā)表的論文和專利86-87
• 致謝87-88

【參考文獻】

中國碩士學位論文全文數(shù)據(jù)庫 前1條

1 張豐;基于TDS-OFDM的信道估計算法研究與實現(xiàn)[D];西安電子科技大學;2009年

，

本文編號：1021347