靜電放電對(duì)PCB軌線耦合的實(shí)驗(yàn)及仿真研究
發(fā)布時(shí)間:2025-05-28 03:16
印刷電路板(printed circuit board,PCB)易受到靜電放電的危害,繼而影響電子產(chǎn)品的正常使用。為了獲得PCB的靜電放電能量耦合規(guī)律,對(duì)簡化的PCB進(jìn)行靜電放電測試。通過對(duì)PCB軌線上的耦合電壓的測量,研究了放電位置、軌線特性及放電電壓對(duì)靜電放電電磁場耦合的影響。測試結(jié)果表明,放電位置、軌線寬度、長度和端接電阻會(huì)影響耦合電壓的大小和變化趨勢,放電電壓和耦合電壓呈現(xiàn)良好的線性關(guān)系。同時(shí),根據(jù)在電磁仿真軟件(compilation simulation technology microwave studio,CST-MWS)中建立的全波模型,從仿真的角度進(jìn)一步論證了測試結(jié)果。研究結(jié)果對(duì)PCB電磁兼容設(shè)計(jì)具有一定指導(dǎo)意義。
【文章頁數(shù)】:9 頁
【文章目錄】:
0 引 言
1 實(shí)驗(yàn)方法
1.1 待測PCB
1.2 測試方法
2 測試結(jié)果及分析
2.1 放電位置及軌線特性對(duì)耦合電壓的影響
1)末端放電點(diǎn)
2)側(cè)端放電點(diǎn)
3)耦合電壓波形比較
2.2 放電電壓對(duì)耦合電壓的影響
2.3 對(duì)耦合電壓的分析
3 ESD模擬器仿真及結(jié)果比較
3.1 ESD模擬器全波模型的建立
3.2 仿真結(jié)果及比較
4 結(jié) 論
本文編號(hào):4047992
【文章頁數(shù)】:9 頁
【文章目錄】:
0 引 言
1 實(shí)驗(yàn)方法
1.1 待測PCB
1.2 測試方法
2 測試結(jié)果及分析
2.1 放電位置及軌線特性對(duì)耦合電壓的影響
1)末端放電點(diǎn)
2)側(cè)端放電點(diǎn)
3)耦合電壓波形比較
2.2 放電電壓對(duì)耦合電壓的影響
2.3 對(duì)耦合電壓的分析
3 ESD模擬器仿真及結(jié)果比較
3.1 ESD模擬器全波模型的建立
3.2 仿真結(jié)果及比較
4 結(jié) 論
本文編號(hào):4047992
本文鏈接:http://www.sikaile.net/kejilunwen/dianzigongchenglunwen/4047992.html
最近更新
教材專著