隨著集成電路技術和系統(tǒng)級封裝技術的飛速發(fā)展,高速數(shù)字電路的運行速率不斷加快,集成度不斷提高,數(shù)據(jù)通信吞吐量不斷增大,由此產生的信號完整性（Signal Integrity,SI）、電源完整性（Power Integrity,PI）和電磁兼容（Electromagnetic Compatibility,EMC）等問題也變得日益嚴重。如何在高速混合電路系統(tǒng)中有效抑制噪聲傳播的同時,還可以保證系統(tǒng)的SI和PI性能,成為目前亟待解決的問題。另外,由于電路設計和優(yōu)化的不連續(xù)性和不可微分性,當代電路系統(tǒng)的復雜度讓設計人員在設計及優(yōu)化電路結構時耗費大量的時間和精力。研究智能優(yōu)化設計方法與電磁學優(yōu)化問題結合以協(xié)助電路設計變得更加有意義。本文中重點研究和分析如何利用改進遺傳算法自動優(yōu)化設計電磁帶隙（Electromagnet Band Gap,EBG）結構和補償結構來解決高速混合電路系統(tǒng)中的噪聲抑制問題。主要的研究工作和創(chuàng)新點歸納如下:（1）對基本遺傳算法（Genetic Algorithm,GA）進行改進,以改善遺傳算法的收斂性能和精度。本文將精英個體保護機制、漢明距離初始化和非重復性交叉等三種改進方... 

【文章來源】：安徽大學安徽省211工程院校

【文章頁數(shù)】：80 頁

【學位級別】：碩士

【部分圖文】：

PDN的組成部件

安徽大學碩士學位論文7gm由通道電流和柵源極電壓決定。通道電流和柵源極電壓都是芯片電源的函數(shù)，其值受SSN影響。那么SSN噪聲就會影響到模擬電路的工作點，對模擬電路提出了更嚴格的要求。(4)增大振蕩器、時鐘信號的抖動。因此，我們要在設計電路之初就盡可能地抑制SSN，才能使電路系統(tǒng)正常工作。本文中，我們使用改進遺傳算法自動優(yōu)化設計了兩款電磁帶隙結構，該結構可以較好地抑制電源分配網(wǎng)絡中的同步開關噪聲。2.3差分傳輸線的基本理論2.3.1差分傳輸線的定義差分傳輸線是指一對處于緊耦合狀態(tài)的傳輸線，一根信號線攜帶信號，另一根攜帶它的互補信號。如圖2.2所示，信號發(fā)送端同時向兩根傳輸線發(fā)送信號，其中一根傳輸信號V+，另外一根傳輸和V+信號幅度一樣，但是極性相反的信號V-。當信號到達接收端時，以Vdiff作為接受的信號值，Vdiff和V+，V-之間有如下關系：+=diffVVV（2.2）圖2.2差分傳輸線2.3.2差分傳輸線的基本特性單端數(shù)據(jù)總線在2Gbps以下的情況時工作良好。但是隨著傳輸速率的提高，由于其易受干擾，數(shù)字系統(tǒng)中不斷增加的噪聲會對單端信號的傳輸產生惡劣影響。這時使用差分傳輸線傳輸數(shù)字信號可以有效抵御噪聲干擾，確保系統(tǒng)正常工作。差分傳輸線與單端傳輸線比較有如下幾點優(yōu)勢：(1)差分信號不易產生噪聲，對其他噪聲具有高度免疫性。(2)差分傳輸線外側任一點的磁場強度會因為對稱而相互抵消，這樣就可以改善EMI，對外界信號的干擾會比單端信號小的多。(3)差分信號中的每個信號都有自己的返回路徑.因此在通過連接器（connector）或

安徽大學碩士學位論文9圖2.3遺傳算法的流程圖1、種群初始化在算法開始運行時，第一步要做的就是初始化種群�；具z傳算法使用隨機初始化方法進行種群初始化，當采用二進制編碼時，遺傳算法使用長度固定的二進制字符串表示種群中的個體，各個位上的基因由‘0’和‘1’構成。N個二進制串放在一組中稱為一個種群。根據(jù)待優(yōu)化的參數(shù)值的取值范圍、精度及預設染色體長度，將十進制數(shù)編碼為二進制數(shù)。設某一參數(shù)的取值范圍為[U1,U2]，其保留n位小數(shù)，那么該參數(shù)對應的染色體長度k滿足以下公式：1212()1021knkUU<×≤（2.3）染色體長度為k，那么編碼時的對應關系為：


本文編號：3629889