【摘要】：隨著移動互聯(lián)網(wǎng)和物聯(lián)網(wǎng)的發(fā)展,基于ARM的嵌入式處理器越來越普及,例如智能手機(jī)和智能平板等。一方面,代碼的二進(jìn)制兼容性已經(jīng)成為新的處理器架構(gòu)能否進(jìn)入嵌入式市場的主要阻礙。另一方面,這些處理器往往采用電池供電,面臨嚴(yán)重的功耗問題。動態(tài)二進(jìn)制轉(zhuǎn)譯技術(shù)不但能夠有效解決上述代碼兼容性問題,實現(xiàn)跨平臺執(zhí)行；還能夠?qū)崟r獲得程序的運行信息,有針對性的對程序進(jìn)行動態(tài)優(yōu)化,以獲得最佳能效。本文圍繞動態(tài)二進(jìn)制轉(zhuǎn)譯的關(guān)鍵技術(shù)進(jìn)行了研究,提出了面向動態(tài)轉(zhuǎn)譯的加速方法；并利用二進(jìn)制轉(zhuǎn)譯的跨平臺特性和動態(tài)優(yōu)化特性,將二進(jìn)制轉(zhuǎn)譯技術(shù)和瞬態(tài)錯誤自適應(yīng)的低電壓處理器設(shè)計技術(shù)相結(jié)合,以有效提高處理器能效。本文主要研究內(nèi)容和創(chuàng)新點為：1、基于轉(zhuǎn)移指令特性的動態(tài)轉(zhuǎn)譯方法。針對傳統(tǒng)方法統(tǒng)一轉(zhuǎn)譯轉(zhuǎn)移指令導(dǎo)致轉(zhuǎn)譯器效率較低,基于轉(zhuǎn)移目標(biāo)地址在函數(shù)內(nèi)外的不同特征提出直接映射和指令類型轉(zhuǎn)譯策略組合的動態(tài)轉(zhuǎn)譯方法。對函數(shù)內(nèi)轉(zhuǎn)移指令,直接采用目標(biāo)架構(gòu)中對應(yīng)的分支指令進(jìn)行映射,通過轉(zhuǎn)移前后指令轉(zhuǎn)譯碼無縫鏈接高效轉(zhuǎn)譯條件分支指令,且無需生成源寄存器到內(nèi)存同步指令；對函數(shù)間轉(zhuǎn)移指令,區(qū)別對待函數(shù)轉(zhuǎn)移和其他轉(zhuǎn)移指令,通過將源程序函數(shù)轉(zhuǎn)移指令屬性繼承給轉(zhuǎn)譯碼以提高目標(biāo)機(jī)轉(zhuǎn)移預(yù)測器準(zhǔn)確率。2、基于高速緩存負(fù)荷均衡的動態(tài)轉(zhuǎn)譯方法。針對動態(tài)轉(zhuǎn)譯時指令和數(shù)據(jù)高速緩存訪問負(fù)荷大幅增加且增幅不均衡導(dǎo)致的轉(zhuǎn)譯器性能下降問題,提出基于指令與數(shù)據(jù)高速緩存訪問負(fù)荷動態(tài)均衡的軟硬件協(xié)同轉(zhuǎn)譯方法。該方法為處理器設(shè)計高速緩存負(fù)荷平衡狀態(tài),該狀態(tài)將數(shù)據(jù)高速緩存分為普通區(qū)和負(fù)荷平衡區(qū),普通區(qū)緩存正常的程序數(shù)據(jù),負(fù)荷平衡區(qū)通過負(fù)荷轉(zhuǎn)化通道吸收動態(tài)轉(zhuǎn)譯器調(diào)度器將源機(jī)器代碼空間地址向目標(biāo)機(jī)器代碼空間地址轉(zhuǎn)換時在指令高速緩存上產(chǎn)生的部分負(fù)荷,提高數(shù)據(jù)高速緩存利用率。3、基于瞬態(tài)錯誤預(yù)測模型的單周期糾錯的低電壓處理器�；诘碗妷禾幚砥髦械乃矐B(tài)錯誤在流水線中分布的局部性和可預(yù)測性,提出軟硬件協(xié)同設(shè)計的單周期糾錯的低電壓處理器設(shè)計方法。該方法的核心思想是基于動態(tài)轉(zhuǎn)譯技術(shù)建立處理器瞬態(tài)錯誤預(yù)測模型。該模型在程序編譯時對可能出錯的指令流進(jìn)行預(yù)測。對于那些可能出錯的指令流,通過處理器瞬態(tài)錯誤消除編程接口,在編譯時即將可能出現(xiàn)的瞬態(tài)錯誤規(guī)避掉,有效提高系統(tǒng)的容錯能力和能效。4、基于輕量級動態(tài)優(yōu)化的低電壓處理器�；诘碗妷禾幚砥髦械乃矐B(tài)錯誤在指令級的局部性,提出基于動態(tài)優(yōu)化的軟硬件協(xié)同設(shè)計的低電壓處理器設(shè)計方法。該方法在軟硬件之間,引入一個基于動態(tài)轉(zhuǎn)譯技術(shù)的輕量級的動態(tài)優(yōu)化器。該優(yōu)化器在程序運行時實時收集程序的瞬態(tài)錯誤信息,在處理器空閑時分析這些錯誤信息并在熱點錯誤指令之前插入瞬態(tài)錯誤警報。當(dāng)程序再次執(zhí)行時,如果優(yōu)化器發(fā)現(xiàn)特定的指令序列不斷引起瞬態(tài)錯誤,立即激活預(yù)留在該指令序列之前的瞬態(tài)錯誤警報,以通知硬件采取措施,避免該指令未來執(zhí)行時的瞬態(tài)錯誤。該方法通過軟硬件協(xié)同設(shè)計以極低的成本消除了高達(dá)95%以上的瞬態(tài)錯誤,不但大幅減少因為糾錯導(dǎo)致的性能損失和功耗損失,而且使得底層的容錯硬件可以設(shè)計的非常簡單和魯棒,有效提高系統(tǒng)的容錯能力和能效。
[Abstract]:With the development of mobile Internet and Internet of Things, embedded processors based on ARM are becoming more and more popular, such as smart phones and smart tablets. On the one hand, the binary compatibility of the code has become a major impediment to the ability of the new processor architecture to access the embedded market. On the other hand, these processors are often powered by batteries and are subject to severe power consumption problems. The dynamic binary translation technology can not only effectively solve the code compatibility problem, realize cross-platform execution, but also can obtain the operation information of the program in real time, and carry out dynamic optimization on the program to obtain the optimal energy efficiency. In this paper, the key technology of dynamic binary translation is studied, and an acceleration method for dynamic translation is proposed, and the binary translation technology and the transient error adaptive low-voltage processor design technology are combined with the cross-platform characteristic and the dynamic optimization characteristic of the binary translation. So as to effectively improve the energy efficiency of the processor. The main content and innovation point of this paper are as follows:1. Dynamic translation method based on the characteristic of transfer instruction. A dynamic translation method of direct mapping and instruction type translation strategy combination is proposed based on the different features of the transfer target address inside and outside the function. the transfer instruction in the function is directly mapped by the branch instruction corresponding to the target structure, and the branch instruction of the high-efficiency translation condition is not required to be generated by the instruction forwarding and decoding before and after the transfer, and the source register is not required to be generated to the memory synchronization instruction; and the function-to-function transfer instruction is executed, The method of dynamic translation based on the load balance of the cache is based on the transfer of the function of the source program and the other transfer instruction. A software and hardware co-translation method based on instruction and data cache access load dynamic balance is proposed for the problem of the decrease of the translator's performance due to the significant increase of the instruction and data cache access load and the unbalanced increase in the dynamic translation. The method comprises the following steps of: designing a cache load balance state for a processor, dividing the data cache into a normal area and a load balance area, and caching normal program data in the normal area; the load balance region absorbs the partial load generated on the instruction cache when the dynamic translator scheduler absorbs the partial load generated on the instruction cache when the source machine code space address is converted to the target machine code space address by the load conversion channel absorption dynamic translator scheduler, A low voltage processor based on a single-cycle error correction of a transient error prediction model. Based on the local and the predictability of the transient error in the low voltage processor in the pipeline, a low-voltage processor design method for the single-cycle error correction of the hardware and software co-design is proposed. The core idea of the method is to set up a processor transient error prediction model based on the dynamic translation technology. The model predicts the possible error of the instruction stream when the program is compiled. For those instruction streams that may be wrong, the programming interface can be eliminated by the processor's transient error, and the possible transient errors can be avoided at the time of the compilation, so that the fault-tolerance and energy efficiency of the system can be effectively improved. Based on the local error of the low voltage processor, the design method of the low voltage processor based on the dynamic optimization of the hardware and software is proposed. The method introduces a lightweight dynamic optimizer based on dynamic translation technology between hardware and software. The optimizer collects the transient error information of the program in real time while the processor is running, analyzes the error messages when the processor is idle and inserts a transient error alert before the hotspot error instruction. When the program is executed again, if the optimizer finds that a particular instruction sequence continues to cause a transient error, the transient error alert that is reserved before the instruction sequence is immediately activated to notify the hardware to take steps to avoid a transient error in the future execution of the instruction. The method eliminates the transient error of up to 95% at a very low cost through the cooperative design of the hardware and software, not only greatly reduces the performance loss and the power loss caused by error correction, but also makes the fault-tolerant hardware of the bottom layer simple and robust in design, And the fault tolerance and energy efficiency of the system can be effectively improved.
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2016
【分類號】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陶品;;嵌入式系統(tǒng)——第二講 百花齊放的嵌入式處理器[J];世界電子元器件;2006年03期

2 李超;張美琳;楊旭;徐勇軍;駱祖瑩;;安全處理器體系結(jié)構(gòu)的現(xiàn)狀與展望[J];小型微型計算機(jī)系統(tǒng);2011年10期

3 王恩東;秦濟(jì)龍;;處理器互聯(lián)體系結(jié)構(gòu)的一些特點分析[J];科學(xué)技術(shù)與工程;2011年30期

4 余衛(wèi)東;MMX技術(shù)[J];電腦知識;1997年03期

5 Dipl.-Ing.Alexander Sch銉der;;嵌入式處理器解決車載多媒體系統(tǒng)中的設(shè)計難題[J];世界電子元器件;2007年12期

6 C.A.(Al)Dennis ,陳瑞源 ,力康;公用信號處理器的應(yīng)用和設(shè)計[J];系統(tǒng)工程與電子技術(shù);1987年06期

7 張健;奔騰Ⅱ、奔騰Ⅱ至強、賽揚處理器各司其職[J];電腦技術(shù);1998年09期

8 Robert Cravotta;;可配置處理器應(yīng)用日趨紅火[J];電子設(shè)計技術(shù);2003年11期

9 劉磊;鄒候文;唐屹;;一種可編程安全處理器體系結(jié)構(gòu)的研究與實現(xiàn)[J];廣州大學(xué)學(xué)報(自然科學(xué)版);2006年04期

10 張錚;趙榮彩;顏峻;邰銘;陳科;;網(wǎng)絡(luò)處理器體系結(jié)構(gòu)和應(yīng)用綜述[J];信息工程大學(xué)學(xué)報;2006年04期

相關(guān)會議論文 前3條

1 宋緋;劉曉寧;;DSP/MCU結(jié)構(gòu)的新型處理器[A];第九屆全國青年通信學(xué)術(shù)會議論文集[C];2004年

2 趙秋平;楊燦群;王鋒;;LBM算法在Cell處理器上的實現(xiàn)和優(yōu)化[A];2008'中國信息技術(shù)與應(yīng)用學(xué)術(shù)論壇論文集（二）[C];2008年

3 周巍;孫冰;戰(zhàn)立明;呂建華;王國仁;于戈;;基于DOM模型的XML查詢處理器的設(shè)計與實現(xiàn)[A];第十八屆全國數(shù)據(jù)庫學(xué)術(shù)會議論文集（研究報告篇）[C];2001年

相關(guān)重要報紙文章 前10條

1 ;處理器上演多核大戲[N];計算機(jī)世界;2005年

2 心元;PC“心臟”的搏擊[N];計算機(jī)世界;2004年

3 清華大學(xué)微處理器與SoC技 術(shù)研究中心 王海霞 汪東升;顛覆傳統(tǒng)理念[N];計算機(jī)世界;2005年

4 清華大學(xué)微處理器與SoC技術(shù)研究 中心 汪東升 王海霞 張悠慧 李兆麟;CMP 開啟處理器效能時代[N];計算機(jī)世界;2005年

5 江蘇 netfan;體現(xiàn)速度與性能[N];電腦報;2004年

6 四川 王毅;變革進(jìn)行時[N];電腦報;2004年

7 清華大學(xué)微處理器與SoC技術(shù)研究中心 汪東升;多核技術(shù)天地廣闊[N];計算機(jī)世界;2006年

8 本報記者 李獻(xiàn) 王皓;2002年服務(wù)器四大景觀[N];計算機(jī)世界;2003年

9 ;MontaVista Linux 2．1跨平臺[N];中國計算機(jī)報;2002年

10 ;CPU技術(shù)進(jìn)步牛氣沖天[N];計算機(jī)世界;2004年

相關(guān)博士學(xué)位論文 前10條

1 吳臻志;多標(biāo)準(zhǔn)高性能前向糾錯碼處理器[D];北京理工大學(xué);2015年

2 劉曉楠;面向國產(chǎn)處理器的二進(jìn)制翻譯關(guān)鍵技術(shù)研究[D];解放軍信息工程大學(xué);2014年

3 李戰(zhàn)輝;二進(jìn)制轉(zhuǎn)譯加速方法及其在低電壓處理器中的應(yīng)用研究[D];浙江大學(xué);2016年

4 高軍;CAMPER：一種高效能處理器核體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2014年

5 魏繼增;可配置可擴(kuò)展處理器關(guān)鍵問題研究[D];天津大學(xué);2010年

6 霍文捷;嵌入式處理器安全運行機(jī)制的研究與設(shè)計[D];華中科技大學(xué);2010年

7 從明;類數(shù)據(jù)流驅(qū)動的分片式處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2009年

8 徐光;分片式流處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

9 李勇;異步數(shù)據(jù)觸發(fā)微處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2007年

10 任永青;邏輯核動態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu)[D];中國科學(xué)技術(shù)大學(xué);2010年

相關(guān)碩士學(xué)位論文 前10條

1 梁彥;可配置的眾核結(jié)構(gòu)驗證系統(tǒng)的研究與實現(xiàn)[D];中國科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院);2015年

2 張艷;面向通信算法的處理器核功能部件的設(shè)計和實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2014年

3 曹金陽;猜測并行多核體系結(jié)構(gòu)模擬環(huán)境研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2013年

4 范孟秋;基于LISA的專用指令集處理器匯編工具鏈的研究與實現(xiàn)[D];南開大學(xué);2015年

5 曾斌;分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù)[D];中國科學(xué)技術(shù)大學(xué);2009年

6 黃冕;X處理器存儲一致性模型的研究與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2008年

7 趙燦明;分片式處理器上激進(jìn)執(zhí)行模型分析[D];中國科學(xué)技術(shù)大學(xué);2009年

8 劉晉汾;處理器描述語言的研究與應(yīng)用[D];解放軍信息工程大學(xué);2011年

9 劉子揚;基于虛擬計算群的眾核處理器動態(tài)在線任務(wù)調(diào)度算法研究[D];上海交通大學(xué);2013年

10 邸志雄;多核包處理器數(shù)據(jù)控制總線技術(shù)研究[D];西安電子科技大學(xué);2010年

，

本文編號：2500172