本文關(guān)鍵詞：基于非易失存儲(chǔ)的高能效混合主存關(guān)鍵技術(shù)研究

  更多相關(guān)文章： 非易失性存儲(chǔ)器 任務(wù)分配 頁(yè)緩存 混合主存架構(gòu) 原型系統(tǒng)

【摘要】：存儲(chǔ)一直是計(jì)算機(jī)系統(tǒng)中重要的環(huán)節(jié)。計(jì)算機(jī)系統(tǒng)的計(jì)算高速性、運(yùn)行自動(dòng)性都與良好的存儲(chǔ)系統(tǒng)有著密不可分的聯(lián)系。以動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random Access Memory,DRAM)為代表的易失型存儲(chǔ)設(shè)備在主存中扮演著重要的角色。DRAM具有存取延遲小、存取功耗低、無(wú)耐受限制等特點(diǎn),一直也是計(jì)算機(jī)系統(tǒng)中主存的重要選擇。然而,隨著互聯(lián)網(wǎng)技術(shù)和云計(jì)算技術(shù)的迅猛發(fā)展,信息時(shí)代正向大數(shù)據(jù)時(shí)代飛速轉(zhuǎn)變,這成為傳統(tǒng)存儲(chǔ)系統(tǒng)所不得不面對(duì)的挑戰(zhàn)。在過(guò)去的30年間,相比CPU有效時(shí)鐘周期時(shí)間10000倍的提升,以SRAM (Static Random Access Memory,靜態(tài)隨機(jī)存儲(chǔ)器)與DRAM為代表的傳統(tǒng)主存系統(tǒng)的訪存速度僅僅分別提升了200倍及9倍,這加劇了CPU與主存間的性能差異。而且,SRAM有著極高的運(yùn)行功耗,DRAM的刷新功耗也是不可回避的；在數(shù)據(jù)密集型應(yīng)用中,存儲(chǔ)系統(tǒng)所產(chǎn)生的能耗占到了系統(tǒng)總能耗的35%-55%。與此同時(shí),傳統(tǒng)主存系統(tǒng)都存在著集成工藝的瓶頸,空間擴(kuò)展性受到極大的限制。隨著新型存儲(chǔ)介質(zhì)的日漸成熟,延遲越來(lái)越低,帶寬越來(lái)越高,以動(dòng)態(tài)隨機(jī)存儲(chǔ)器為代表的易失型存儲(chǔ)設(shè)備在主存中的壟斷地位將可能被非易失性存儲(chǔ)設(shè)備(Non-Volatile Memory,NVM)所取代。相變隨機(jī)存儲(chǔ)器(Phase Change Random Access Memory,PRAM)作為非易失性存儲(chǔ)器的代表之一,具有非易失性、高密度、極低的空閑功耗等特點(diǎn)。但與此同時(shí),相較于DRAM,PRAM讀寫延遲不均衡,特別其寫延遲是DRAM寫延遲的10倍以上。另一個(gè)不可回避的問題是,PRAM具有寫磨損的限制。因此,如何綜合傳統(tǒng)存儲(chǔ)與新型存儲(chǔ)的優(yōu)勢(shì),設(shè)計(jì)高能效的主存架構(gòu),實(shí)現(xiàn)可應(yīng)對(duì)大數(shù)據(jù)、云計(jì)算所需求的新型主存系統(tǒng)已經(jīng)成為工業(yè)界和學(xué)術(shù)界的研究熱點(diǎn)。本文針對(duì)傳統(tǒng)易失性存儲(chǔ)器和新型非易失性存儲(chǔ)器的特點(diǎn),面向由DRAM和PRAM構(gòu)成的混合主存架構(gòu),專注于研究混合架構(gòu)下的存儲(chǔ)管理機(jī)制和調(diào)度策略,尋求如何降低混合主存系統(tǒng)的工作能耗、提高使用效率和延長(zhǎng)其使用壽命的技術(shù)與方法,探索實(shí)現(xiàn)高能效主存系統(tǒng)的方案和路徑。本文研究的混合主存架構(gòu)由DRAM和PRAM組成,并將DRAM和PRAM進(jìn)行統(tǒng)一編址。在這種混合架構(gòu)下,DRAM具有讀寫延遲小的優(yōu)勢(shì),但其靜態(tài)功耗和刷新功耗較大；相較于DRAM,PRAM的靜態(tài)功耗幾乎可以忽略不計(jì),讀操作的延遲與DRAM讀操作延遲相近,但其寫操作延遲遠(yuǎn)遠(yuǎn)大于在DRAM上的寫操作；并且需要考慮相變材料的耐受問題,大量的寫操作會(huì)加劇PRAM的失效速率。本文就這一問題展開研究,提出了兩種基于粗粒度的離線任務(wù)分配策略：整數(shù)線性規(guī)劃策略(Integer Linear Programming,ILP)和離線自適應(yīng)分配策略(offline adaptive space allocation algorithm,offline-ASA)。離線分配策略面向靜態(tài)任務(wù)集合,以任務(wù)為分配單位,通過(guò)控制閾值設(shè)定,將盡可能多的寫操作放在DRAM中進(jìn)行,以降低PRAM中的寫操作數(shù)量,降低工作能耗,減少訪存延遲；合理利用DRAM資源,充分使用處于工作狀態(tài)中的DRAM資源,并將未使用的DRAM資源轉(zhuǎn)入空閑狀態(tài),以減少DRAM的刷新能耗。仿真實(shí)驗(yàn)表明,ILP策略可以獲取高達(dá)42.3%能耗節(jié)約,但其性能損失也達(dá)到了31.3%；offline-ASA算法可以節(jié)約能耗35.1%,性能代價(jià)為17.1%,而該方法在Hadoop YARN節(jié)能調(diào)度策略中的應(yīng)用有效的降低了云計(jì)算平臺(tái)能耗。在離線任務(wù)分配策略研究的基礎(chǔ)上,本文提出了一種基于任務(wù)調(diào)度的在線分配策略：在線自適應(yīng)分配策略(online adaptive space allocation algorithm, online-ASA)。本策略面向在線周期任務(wù)集合進(jìn)行動(dòng)態(tài)任務(wù)分配,在保證任務(wù)的可調(diào)度性前提下,實(shí)現(xiàn)能耗的減少、降低性能損失和減少PRAM寫磨損。PRAM的寫操作有著較長(zhǎng)的延遲,將任務(wù)分配到PRAM中必然延長(zhǎng)任務(wù)的執(zhí)行時(shí)間,如果超過(guò)該任務(wù)的截止時(shí)間,該任務(wù)將因分配到PRAM中而影響正常調(diào)度。因此,本策略首先計(jì)算和保證任務(wù)的可調(diào)度性,同時(shí)計(jì)算每個(gè)任務(wù)的讀寫操作次數(shù),通過(guò)閾值判定每個(gè)任務(wù)的屬性,將寫密集型任務(wù)分配到DRAM,以減少在PRAM上的寫操作,保障運(yùn)行效率,降低訪存功耗；設(shè)計(jì)DRAM資源的動(dòng)態(tài)管理,以減少DRAM的刷新能耗。仿真實(shí)驗(yàn)表明,本策略在付出平均13.6%的性能代價(jià)的情況下,可以獲得27.01%的能耗節(jié)約。任務(wù)分配是基于粗粒度的調(diào)度,而傳統(tǒng)主存調(diào)度多以細(xì)粒度的頁(yè)(page)為單位,研究適用于新型混合主存架構(gòu)的頁(yè)面調(diào)度算法是一個(gè)熱點(diǎn)課題。本文針對(duì)由DRAM和PRAM組成的統(tǒng)一編址的混合主存架構(gòu),提出了一種基于頁(yè)粒度的頁(yè)緩存(page caching)調(diào)度算法：基于混合主存架構(gòu)的CLOCK算法(CLOCK for page cache in hybrid memory architecture,CLOCK-HM)。傳統(tǒng)CLOCK算法適用于易失性主存架構(gòu),算法通過(guò)記錄頁(yè)面訪問頻度關(guān)注頁(yè)面訪存的命中率,而算法本身不考慮頁(yè)的讀寫屬性,也就不會(huì)區(qū)分寫密集型頁(yè)面和讀密集型頁(yè)面,無(wú)法充分利用DRAM和PRAM的特性,因而無(wú)法應(yīng)對(duì)混合主存架構(gòu)的特色需求。CLOCK-HM算法充分考慮DRAM和PRAM的特點(diǎn),對(duì)CLOCK算法進(jìn)行改進(jìn)以應(yīng)對(duì)新型混合主存架構(gòu)。本算法設(shè)計(jì)了兩個(gè)循環(huán)鏈表結(jié)構(gòu)和若干控制標(biāo)志位,通過(guò)對(duì)鏈表和標(biāo)志位的管理來(lái)減少在PRAM上的寫操作,控制DRAM與PRAM間的頁(yè)遷移次數(shù),同時(shí)維持較高的緩存命中率。仿真實(shí)驗(yàn)表明,CLOCK-HM算法更加適用于混合主存架構(gòu)；而且,通過(guò)與其它適用于混合主存架構(gòu)的調(diào)度算法(CLOCk-DWF、LRU-WPAM)進(jìn)行實(shí)驗(yàn)對(duì)比,CLOCK-HM算法在控制PRAM上的寫操作數(shù)量、減少頁(yè)面遷移次數(shù)、降低主存能耗以及降低時(shí)間代價(jià)等方面都表現(xiàn)出較大的優(yōu)勢(shì)；與此同時(shí),CLOCK-HM算法仍然能夠保持較高的緩存命中率。新型非易失存儲(chǔ)器有著諸多的特點(diǎn)和應(yīng)用優(yōu)勢(shì),但是缺少實(shí)際的應(yīng)用平臺(tái)去仿真實(shí)驗(yàn),特別是用于主存系統(tǒng)中,其優(yōu)越性的體現(xiàn)缺少真實(shí)的度量。各種針對(duì)混合存儲(chǔ)架構(gòu)的策略研究與優(yōu)化,都缺少合適的仿真工具去驗(yàn)證。設(shè)計(jì)和實(shí)現(xiàn)基于非易失性存儲(chǔ)的混合存儲(chǔ)原型系統(tǒng)可以為研究提供真實(shí)的實(shí)驗(yàn)數(shù)據(jù)和有效的驗(yàn)證手段。因此,本文設(shè)計(jì)與實(shí)現(xiàn)了兩種混合存儲(chǔ)架構(gòu)的原型系統(tǒng)。在第一種混合架構(gòu)設(shè)計(jì)方案中,采用具有高密度的PRAM做主存,少量DRAM充當(dāng)PRAM的緩存,其目的是融合PRAM的空間擴(kuò)展性和DRAM的低延遲特性,同時(shí)兼顧PRAM的寫磨損的不足；在設(shè)計(jì)中,將多片PRAM芯片分組,組內(nèi)：采用并行設(shè)計(jì),組間采用流水線設(shè)計(jì),以此提升訪存速度。在第二種方案中,采用磁阻式隨機(jī)訪問存儲(chǔ)器(Magnetic Random Access Memory,MRAM)和DRAM統(tǒng)一編址,以實(shí)現(xiàn)傳統(tǒng)易失性存儲(chǔ)器與新型非易失存儲(chǔ)器的并行應(yīng)用；在本設(shè)計(jì)中,采用48片MRAM芯片并行設(shè)計(jì),可實(shí)現(xiàn)數(shù)據(jù)并行訪存,讀取速度可以達(dá)到2GB/s。通過(guò)原型系統(tǒng)的測(cè)試,有關(guān)混合主存系統(tǒng)的重要參數(shù)得以在實(shí)際運(yùn)行中測(cè)量獲取,這為相關(guān)研究的仿真實(shí)驗(yàn)找到了真實(shí)的數(shù)據(jù)依據(jù)和提供了仿真工具。
【學(xué)位授予單位】：山東大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2016
【分類號(hào)】：TP333

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 Agostino Pirovano;Roberto Bez;;面向納電子時(shí)代的非易失性存儲(chǔ)器[J];電子設(shè)計(jì)技術(shù);2010年03期

2 Antony Watts;;正確選擇非易失性存儲(chǔ)器[J];電子設(shè)計(jì)技術(shù);1996年06期

3 ;意法半導(dǎo)體在非易失性存儲(chǔ)器開發(fā)中取得進(jìn)步[J];世界電子元器件;2004年07期

4 R．Arghavani;V．Banthia;M．Balseanu;N．Ingle;N．Derhacobian;S．E．Thompson;;應(yīng)變工程在非易失性存儲(chǔ)器中的應(yīng)用[J];集成電路應(yīng)用;2006年06期

5 ;美國(guó)研發(fā)出加密硬件可以確保非易失性存儲(chǔ)器應(yīng)用安全[J];廣西科學(xué)院學(xué)報(bào);2012年02期

6 葉發(fā);非易失性存儲(chǔ)器在二十一世紀(jì)的問題、挑戰(zhàn)和發(fā)展趨向[J];世界電子元器件;1997年03期

7 王耘波 ,李東 ,郭冬云;幾種新型非易失性存儲(chǔ)器[J];電子產(chǎn)品世界;2004年03期

8 陳乃超;黃錦杰;劉言;梁磊;;非易失性存儲(chǔ)器在測(cè)試儀器中的應(yīng)用[J];上海電力學(xué)院學(xué)報(bào);2007年01期

9 楊晉中;非易失性存儲(chǔ)器:在二十一世紀(jì)的問題、挑戰(zhàn)和發(fā)展趨勢(shì)[J];電子產(chǎn)品世界;1997年02期

10 Gary Evan Jensen;MRAM即將步入實(shí)用階段[J];今日電子;2004年10期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前2條

1 PeterW.Lee;;關(guān)注非易失性存儲(chǔ)器IP及其在消費(fèi)類,通信類及無(wú)線電子產(chǎn)品中的應(yīng)用[A];2003中國(guó)通信專用集成電路技術(shù)及產(chǎn)業(yè)發(fā)展研討會(huì)論文集[C];2003年

2 高旭;佘小健;劉杰;王穗東;;有機(jī)納米浮柵型非易失性存儲(chǔ)器[A];中國(guó)化學(xué)會(huì)第29屆學(xué)術(shù)年會(huì)摘要集——第17分會(huì)：光電功能器件[C];2014年

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前9條

1 Mastipuram;非易失性存儲(chǔ)器發(fā)展趨勢(shì)[N];電子資訊時(shí)報(bào);2008年

2 劉霞;加密硬件可確保非易失性存儲(chǔ)器應(yīng)用安全[N];科技日?qǐng)?bào);2011年

3 ;非易失性存儲(chǔ)器:比閃存快100倍[N];科技日?qǐng)?bào);2011年

4 趙效民;非易失性存儲(chǔ)器的變革（上）[N];計(jì)算機(jī)世界;2003年

5 記者 華凌;美用有機(jī)分子創(chuàng)建新型鐵電性晶體材料[N];科技日?qǐng)?bào);2012年

6 MCU;SEMATECH介紹在非易失性存儲(chǔ)器方面取得新的突破[N];電子報(bào);2009年

7 四川 蘭虎;數(shù)字電位器應(yīng)用匯集（上）[N];電子報(bào);2006年

8 本報(bào)記者 郭濤;企業(yè)級(jí)SSD既快又省[N];中國(guó)計(jì)算機(jī)報(bào);2013年

9 趙效民;閃存與時(shí)俱進(jìn)[N];計(jì)算機(jī)世界;2004年

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前2條

1 谷守珍;面向非易失性存儲(chǔ)器系統(tǒng)的任務(wù)調(diào)度與數(shù)據(jù)分配研究[D];重慶大學(xué);2016年

2 蔡曉軍;基于非易失存儲(chǔ)的高能效混合主存關(guān)鍵技術(shù)研究[D];山東大學(xué);2016年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 孫銳;基于氧化鋅納米材料的阻變存儲(chǔ)器研究[D];浙江大學(xué);2015年

2 卿驍;BiFeO_3薄膜阻變性能的研究[D];電子科技大學(xué);2015年

3 曹正義;新型非易失性存儲(chǔ)器的原子層沉積技術(shù)制備及其存儲(chǔ)性能的研究[D];南京大學(xué);2015年

4 曾柏文;氧化鈦薄膜的阻變性能研究[D];湘潭大學(xué);2015年

5 李健;非易失性存儲(chǔ)器的能耗研究[D];重慶大學(xué);2015年

6 程鵬;基于半侵入式侵入式攻擊的非易失性存儲(chǔ)器內(nèi)容提取研究[D];清華大學(xué);2015年

7 王慶;面向新型非易失性存儲(chǔ)器的內(nèi)存管理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2016年

8 周雨舟;二氧化鈦薄膜的阻變性能優(yōu)化研究[D];湘潭大學(xué);2016年

9 黃科杰;基于標(biāo)準(zhǔn)CMOS工藝的非易失性存儲(chǔ)器的研究[D];浙江大學(xué);2006年

10 胡小方;基于憶阻器的非易失性存儲(chǔ)器研究[D];西南大學(xué);2012年

，

本文編號(hào)：1256108