隨著集成電路產(chǎn)業(yè)迅速發(fā)展,基于硅材料的集成電路特征尺寸持續(xù)降低,幾乎達(dá)到其物理極限。針對這一問題,近些年來,研究者們致力于尋求新的解決方案,如改進(jìn)制備工藝,引入極紫外光刻技術(shù)以提高制備效率和改進(jìn)晶體管的電學(xué)性能;優(yōu)化晶體管結(jié)構(gòu),研究出絕緣體上硅（SOI）器件結(jié)構(gòu)以減少漏電引起的功耗損失;尋求新的材料替代硅材料用于半導(dǎo)體產(chǎn)業(yè)。基于此,二維材料因其載流子遷移率較高、原子層厚度極薄引起人們的廣泛關(guān)注。研究者們認(rèn)為,二維材料將取代硅材料成為下一代半導(dǎo)體的候選人。本文主要對二維材料晶體管構(gòu)成的組合邏輯電路進(jìn)行仿真分析,探究二維材料晶體管的器件參數(shù)對組合邏輯電路輸出曲線的影響。此外,本文還對基于二維材料晶體管的組合邏輯電路的低功耗結(jié)構(gòu)進(jìn)行研究。本文主要創(chuàng)新點(diǎn)和工作如下:（1）對基于二維材料晶體管的CMOS反相器的輸出特性進(jìn)行仿真,分析了二維材料晶體管的器件參數(shù)對反相器輸出特性曲線的影響�；贑MOS反相器的分析結(jié)果,對二維材料晶體管構(gòu)成的與非門、或非門、異或門和同或門的輸出特性進(jìn)行研究。從CMOS反相器的仿真結(jié)果可以得知,當(dāng)CMOS反相器中WSe₂晶體管與MoS_2<... 

【文章來源】： 毛菲菲 華東師范大學(xué)

【文章頁數(shù)】：72 頁

【學(xué)位級別】：碩士

【部分圖文】：

對比漂移擴(kuò)散模型理論計算（實線）與實驗測量（虛線）得到的WSe2晶體管的輸出特性曲線

華東師范大學(xué)碩士學(xué)位論文9圖1.4以N型晶體管為例給出了實驗測量與理論計算得到的MoS2晶體管的輸出特性曲線。其中，實線是利用準(zhǔn)彈道模型仿真得到的MoS2晶體管的輸出特性曲線，圓圈表示的是對實驗中制備出的溝道長度為45nm的MoS2晶體管進(jìn)行探針測量得到的輸出特性曲線[42]。從圖中可以看出，準(zhǔn)彈道模型計算出的結(jié)果（實線）與實驗測量所得出的結(jié)果[42]（圓圈）具有較高的一致性，因此，該模型可用于后續(xù)對二維材料晶體管構(gòu)成的電路進(jìn)行仿真分析。本文后續(xù)部分將采用這一準(zhǔn)彈道模型對二維材料晶體管搭建的數(shù)字電路進(jìn)行分析。圖1.4對比準(zhǔn)彈道模型理論計算（實線）與實驗測量（圓圈）得到的MoS2晶體管的輸出特性曲線。[29]1.3本文研究的主要內(nèi)容和意義隨著半導(dǎo)體產(chǎn)業(yè)的迅速發(fā)展，硅基器件逐漸發(fā)展到瓶頸，研究者們正在尋求新的材料替代硅材料用于半導(dǎo)體產(chǎn)業(yè)，二維材料正是其中被廣泛研究的一種。鑒于此，本論文基于二維材料作為溝道材料的晶體管，對數(shù)字集成電路中的組合邏輯門進(jìn)行仿真分析，研究了他們的輸出特性，同時探討了他們的低功耗結(jié)構(gòu)。此外，本文對一位半加器進(jìn)行仿真，以驗證上述組合邏輯門構(gòu)建運(yùn)算邏輯電路的可行性。最后，對反相器進(jìn)行拓展，研究了施密特觸發(fā)器的輸出曲線。這些研究結(jié)


本文編號：2942780