本文關鍵詞：鐵餅姿態(tài)角及轉速傳感器的研究

  更多相關文章： 無陀螺捷聯(lián)慣性導航系統(tǒng)(GFSINS) 姿態(tài)角 轉速 姿態(tài)角解算誤差 DSP FPGA MATLAB/Simulink

【摘要】：通過鐵餅理論和風洞試驗,可以得到鐵餅的轉速和姿態(tài)角與投擲距離的關系。但是,鐵餅姿態(tài)角及轉速的測量仍是一項技術難題。由于測量鐵餅轉速及其姿態(tài)角的儀器不僅要滿足量程、精度等要求,還要具備較高的沖擊性;傳統(tǒng)的測量裝置(陀螺儀)無法滿足要求。因此,本文擬研究一種新的姿態(tài)角及轉速傳感器,用來測量鐵餅飛行過程中的轉速及姿態(tài)角。文章首先對無陀螺捷聯(lián)慣導系統(tǒng)的測量原理進行了分析；然后,結合鐵餅飛行過程中的具體測量要求,提出了加速度計和磁阻傳感器在鐵餅內(nèi)部的安裝方案,并對該方案下鐵餅的轉速及姿態(tài)角的測量原理進行了分析；最后,運用MATLAB/Simulink模塊對該方案進行了仿真分析,得到了該方案下的姿態(tài)角及轉速誤差。其次提出了姿態(tài)角及轉速傳感器的總體硬件配置方案。硬件設計主要包括電源模塊、微慣性測量單元、信號調(diào)理電路、A/D轉換模塊、FPGA及外圍電路、DSP及外圍電路和存儲器系統(tǒng)幾個部分。對硬件電路的關鍵模塊,運用Multisim軟件進行了仿真分析,仿真結果表明該硬件電路符合要求。另外,搭建了硬件系統(tǒng)測試平臺,通過采集的數(shù)據(jù)與理論數(shù)據(jù)進行對比,從而驗證了硬件系統(tǒng)的可行性。最后在設計完成的硬件平臺上,采用FPGA作為協(xié)處理器完成微慣性測量單元中多路傳感器信號的同步采集及緩存,并進行了仿真驗證。為了使DSP能與其外設進行協(xié)調(diào)工作,進行了DSP初始化設計。運用MATLAB與DSP聯(lián)合設計了一種低通濾波器,經(jīng)驗證,該濾波器達到了預期的濾波效果。設計了轉速及姿態(tài)角解算的DSP軟件程序。本文設計的姿態(tài)角及轉速傳感器,不僅達到了鐵餅飛行過程中姿態(tài)角及轉速的量程及精度要求,而且安裝方便、成本低廉。
【關鍵詞】：無陀螺捷聯(lián)慣性導航系統(tǒng)(GFSINS) 姿態(tài)角 轉速 姿態(tài)角解算誤差 DSP FPGA MATLAB/Simulink
【學位授予單位】：北方工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TP212
【目錄】：

• 摘要3-4
• ABSTRACT4-9
• 第一章 緒論9-13
• 1.1 課題研究背景及意義9-10
• 1.2 研究現(xiàn)狀及發(fā)展趨勢10-12
• 1.2.1 國內(nèi)外研究現(xiàn)狀10-11
• 1.2.2 發(fā)展趨勢11-12
• 1.3 課題研究內(nèi)容12-13
• 第二章 鐵餅轉速及姿態(tài)角的測量原理分析13-28
• 2.1 坐標系的定義及坐標變換13-15
• 2.1.1 坐標系的定義13-14
• 2.1.2 坐標系之間的變換14-15
• 2.2 載體非質心處的比力方程15-17
• 2.3 鐵餅轉速及姿態(tài)角的測量原理17-22
• 2.3.1 鐵餅轉速測量原理17-18
• 2.3.2 鐵餅姿態(tài)角測量原理18-22
• 2.4 鐵餅轉速及姿態(tài)角仿真22-27
• 2.5 本章小結27-28
• 第三章 鐵餅姿態(tài)角及轉速傳感器的硬件系統(tǒng)設計28-50
• 3.1 系統(tǒng)硬件總體配置方案28
• 3.2 加速度計外圍電路設計28-29
• 3.3 磁傳感器29-33
• 3.3.1 磁阻傳感器的選擇29-30
• 3.3.2 磁傳感器的工作原理30-32
• 3.3.3 HMC1043置位/復位電路設計32-33
• 3.4 信號調(diào)理電路設計33-36
• 3.5 ADC模塊電路設計36-38
• 3.6 DSP及外圍電路設計38-42
• 3.6.1 DSP的選型38
• 3.6.2 DSP電源電路設計38-39
• 3.6.3 DSP時鐘及復位電路39-41
• 3.6.4 DSP存儲擴展電路41-42
• 3.7 FPAG及外圍電路設計42-46
• 3.7.1 FPGA選型43-44
• 3.7.2 FPGA時鐘和復位電路設計44
• 3.7.3 FPGA與DSP的接口電路設計44-45
• 3.7.4 FPGA配置和編程電路設計45-46
• 3.8 驗證平臺的搭建及測試46-49
• 3.9 本章小結49-50
• 第四章 FPGA功能模塊設計50-56
• 4.1 FPGA的開發(fā)工具及設計流程50-51
• 4.2 FPGA數(shù)據(jù)采集功能方案設計51-52
• 4.3 ADC控制器設計52-54
• 4.4 異步FIFO設計54-55
• 4.5 本章小結55-56
• 第五章 DSP軟件設計56-65
• 5.1 DSP軟件開發(fā)環(huán)境及開發(fā)流程56-57
• 5.2 DSP系統(tǒng)初始化57-59
• 5.2.1 DSP鎖相環(huán)初始化57-58
• 5.2.2 DSP的EMIF接口初始化配置58-59
• 5.3 數(shù)字濾波器的設計59-64
• 5.3.1 數(shù)字濾波器的原理分析59-61
• 5.3.2 FIR濾波器設計及結果分析61-64
• 5.4 轉速及姿態(tài)角結算程序設計64
• 5.5 本章小結64-65
• 第六章 總結與展望65-67
• 6.1 總結65-66
• 6.2 展望66-67
• 參考文獻67-71
• 在學期間的研究成果71-72
• 致謝72

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前7條

1 杜玉曉;張浩騰;陳汶育;黃學彬;蔡振典;卓杰;;基于FPGA的高速多通道實時同步采集傳輸系統(tǒng)的設計與實現(xiàn)[J];廣東工業(yè)大學學報;2013年03期

2 羅宇鋒;劉勇;;基于捷聯(lián)慣性導航載體軌跡發(fā)生器的設計與仿真[J];科學技術與工程;2013年21期

3 唐玉發(fā);張合;劉建敬;;基于磁阻傳感器與加速度計復合的姿態(tài)角檢測技術[J];傳感器與微系統(tǒng);2013年01期

4 王偉國;張振東;;基于FPGA的異步FIFO設計與實現(xiàn)[J];聊城大學學報(自然科學版);2012年03期

5 曾凡鋒;張洋;;鐵餅數(shù)據(jù)分析系統(tǒng)中姿態(tài)計算方法的研究[J];網(wǎng)絡安全技術與應用;2012年04期

6 游金川;秦永元;楊鵬翔;嚴恭敏;;捷聯(lián)慣導加速度計尺寸效應誤差建模及其標定[J];宇航學報;2012年03期

7 渠晉;宋艷君;臧潔;程洪炳;;加速度計/磁強計無陀螺捷聯(lián)慣導姿態(tài)解算研究[J];電光與控制;2012年02期

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 朱尊保;三軸加速度計標定臺的結構設計與研究[D];太原理工大學;2015年

2 徐龍飛;基于FPGA的數(shù)據(jù)采集系統(tǒng)[D];中北大學;2014年

3 朱建東;基于FPGA的捷聯(lián)慣性導航系統(tǒng)設計[D];長春理工大學;2014年

4 陳麗芬;磁阻式電子羅盤的應用開發(fā)及性能評價[D];太原理工大學;2012年

5 王秀芝;無陀螺捷聯(lián)慣導算法在DSP上的實現(xiàn)研究[D];哈爾濱工程大學;2012年

6 梅記敏;無陀螺捷聯(lián)慣性導航系統(tǒng)算法研究[D];哈爾濱工程大學;2011年

7 楊敏;小型捷聯(lián)慣性導航系統(tǒng)研究[D];中南大學;2010年

8 胡旭東;嵌入式無陀螺捷聯(lián)導航計算機的硬件設計與實現(xiàn)[D];哈爾濱工程大學;2010年

9 劉國志;基于DSP/FPGA的捷聯(lián)慣性導航系統(tǒng)設計[D];大連理工大學;2009年

10 張慧;無陀螺捷聯(lián)慣導系統(tǒng)的姿態(tài)算法研究與實現(xiàn)[D];中北大學;2009年

，

本文編號：531994