通過(guò)對(duì)一種低功耗高噪聲源真隨機(jī)數(shù)發(fā)生器（TRNG）的研究,設(shè)計(jì)了一種新型的低頻時(shí)鐘電路,可以把電阻熱噪聲放大100倍以上,從而減少低頻時(shí)鐘電路的帶寬和電阻值,使電路的面積和功耗減少,并且使低頻時(shí)鐘的jitter到達(dá)58.2 ns。電路采用SMIC 40 nm CMOS工藝設(shè)計(jì),完成了流片和測(cè)試,真隨機(jī)數(shù)產(chǎn)生器輸出速度范圍為1.38～3.33 Mbit/s,電路整體功耗為0.11 mW,面積為0.00789 mm2。隨機(jī)數(shù)輸出滿足AIS31真隨機(jī)數(shù)熵源測(cè)試要求,并且通過(guò)了國(guó)密2安全測(cè)試。 

【文章頁(yè)數(shù)】：7 頁(yè)

【參考文獻(xiàn)】：
期刊論文
[1]適用于4通道100 Gbps SerDes的兩級(jí)架構(gòu)正交12.5 GHz低功耗低抖動(dòng)時(shí)鐘發(fā)生器[J]. 辛可為,呂方旭,王建業(yè),王和明.  空軍工程大學(xué)學(xué)報(bào)(自然科學(xué)版). 2019(05)
[2]基于壓控振蕩器的真隨機(jī)數(shù)發(fā)生器設(shè)計(jì)[J]. 汪鵬君,李楨,李剛,程旭,張會(huì)紅.  電子學(xué)報(bào). 2019(02)
[3]隨機(jī)數(shù)發(fā)生器的設(shè)計(jì)與檢測(cè)[J]. 馬原,陳天宇,吳鑫瑩,楊靜,林璟鏘,荊繼武.  信息安全研究. 2019(01)
[4]一種基于FPGA的Latch結(jié)構(gòu)真隨機(jī)數(shù)發(fā)生器[J]. 王浩宇,梁華國(guó),徐秀敏,蔣翠云,易茂祥,黃正峰.  微電子學(xué). 2018(05)
[5]一種基于熱噪聲振蕩器的高速真隨機(jī)數(shù)設(shè)計(jì)[J]. 魏子魁,符令,王雪,何洋,金鑫,譚浪,胡毅,唐曉柯,張海峰,趙東艷.  電子技術(shù)應(yīng)用. 2018(10)
[6]一個(gè)一維離散混沌判定定理及其在偽隨機(jī)數(shù)發(fā)生器中的應(yīng)用[J]. 臧鴻雁,李玖,李國(guó)東.  電子與信息學(xué)報(bào). 2018(08)
[7]基于SRAM物理不可克隆函數(shù)的高效真隨機(jī)種子發(fā)生器設(shè)計(jì)[J]. 李冰,涂云晶,陳帥,吉建華.  電子與信息學(xué)報(bào). 2017(06)
[8]基于AES加密電路的防復(fù)制電路及系統(tǒng)設(shè)計(jì)[J]. 張玉浩,徐志鵬,黃新銳,胡航,單偉偉.  電子器件. 2015(01)
[9]基于數(shù)�；旌系恼骐S機(jī)數(shù)發(fā)生器[J]. 葉少康,李崢.  計(jì)算機(jī)工程與設(shè)計(jì). 2012(04)
[10]隨機(jī)數(shù)在加密技術(shù)中的應(yīng)用分析[J]. 張仿.  計(jì)算機(jī)應(yīng)用與軟件. 2004(12)



本文編號(hào)：3711397