隨著通信速率的不斷增加,信道非理想性對(duì)數(shù)據(jù)傳輸?shù)挠绊懸嘤l(fā)嚴(yán)重。尤其是隨著400G以太網(wǎng)標(biāo)準(zhǔn)的提出,單個(gè)通路的速率將達(dá)到50Gb/s以上,導(dǎo)致信道帶寬難以滿足傳統(tǒng)NRZ信號(hào)的需求。具有四個(gè)電平的四階脈沖幅度調(diào)制(PAM4)信號(hào),由于每個(gè)符號(hào)包含了兩比特信息,因此在相同的速率下PAM4信號(hào)所需信道帶寬僅為NRZ信號(hào)的一半,使其在超高速串行鏈路通信系統(tǒng)中得到了廣泛的應(yīng)用。本文研究了基于PAM4信號(hào)的高速SerDes接收電路的設(shè)計(jì)與實(shí)現(xiàn)。首先建立了高速PAM4串行通信鏈路的IBIS-AMI模型,并通過(guò)仿真分析了信道非理想性對(duì)數(shù)據(jù)傳輸?shù)挠绊憽Ｔ诖嘶A(chǔ)上采用65nm CMOS工藝設(shè)計(jì)了40Gb/s的PAM4信號(hào)接收機(jī),其中包括連續(xù)時(shí)間線性均衡器(CTLE)、3電平判決器、PAM4解碼器和時(shí)鐘恢復(fù)電路(CDR)等關(guān)鍵模塊。CTLE電路采用源極電容退化技術(shù),拓展了電路帶寬。針對(duì)PAM4信號(hào)設(shè)計(jì)的3電平判決器由一個(gè)電平移位放大器和限幅放大器構(gòu)成,可將PAM4信號(hào)眼圖3個(gè)眼睛的中心分別移動(dòng)到0電平處進(jìn)行限幅放大,并生成對(duì)應(yīng)的溫度計(jì)碼。最后,PAM4解碼器將溫度計(jì)碼解碼還原成兩路20Gb/s的NRZ信號(hào)。本...

【文章頁(yè)數(shù)】：69 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第1章 緒論
    1.1 課題背景與意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 論文研究?jī)?nèi)容
第2章 基于PAM4信號(hào)的高速串行通信
    2.1 高速串行通信系統(tǒng)常用碼型
        2.1.1 NRZ碼
        2.1.2 雙二進(jìn)制碼（Doubinary）
        2.1.3 PAM4
        2.1.4 PAM4信號(hào)在高速以太網(wǎng)和相干光通信中的應(yīng)用
    2.2 信道的非理想特性
        2.2.1 頻率相關(guān)損耗
        2.2.2 反射
        2.2.3 串?dāng)_
        2.2.4 噪聲
        2.2.5 碼間干擾
    2.3 信道均衡與時(shí)鐘恢復(fù)
        2.3.1 均衡原理
        2.3.2 時(shí)鐘恢復(fù)原理
        2.3.3 CDR的性能指標(biāo)
    2.4 本章小節(jié)
第3章 PAM4信號(hào)接收端電路結(jié)構(gòu)設(shè)計(jì)
    3.1 PAM4接收電路結(jié)構(gòu)設(shè)計(jì)
        3.1.1 基于ADC的PAM4接收電路
        3.1.2 基于電平移位的PAM4接收電路
    3.2 CDR電路結(jié)構(gòu)分析
        3.2.1 基于相位選擇的CDR結(jié)構(gòu)
        3.2.2 基于PLL的CDR電路
        3.2.3 基于DLL的CDR電路
    3.3 PAM4高速串行鏈路的建模與仿真
        3.3.1 PAM4傳輸鏈路IBIS-AMI模型的建立
        3.3.2 ADS仿真
        3.3.3 仿真結(jié)果分析
    3.4 本章小節(jié)
第4章 40Gb/s PAM4信號(hào)接收端電路設(shè)計(jì)
    4.1 總體結(jié)構(gòu)
    4.2 CTLE設(shè)計(jì)
        4.2.1 并聯(lián)電感峰化技術(shù)
        4.2.2 源極電容退化技術(shù)
    4.3 三電平判決器的設(shè)計(jì)
        4.3.1 電平移位放大器設(shè)計(jì)
        4.3.2 限幅放大器設(shè)計(jì)
    4.4 時(shí)鐘恢復(fù)電路設(shè)計(jì)
        4.4.1 PLL型CDR電路的環(huán)路分析
        4.4.2 鑒相器設(shè)計(jì)
        4.4.3 V/I轉(zhuǎn)換器及低通濾波器設(shè)計(jì)
        4.4.4 壓控振蕩器設(shè)計(jì)
        4.4.5 緩沖器設(shè)計(jì)
    4.5 PAM4解碼電路設(shè)計(jì)
    4.6 系統(tǒng)前仿真
    4.7 本章小節(jié)
第5章 PAM4信號(hào)接收端電路的版圖設(shè)計(jì)及后仿真
    5.1 版圖設(shè)計(jì)要點(diǎn)
        5.1.1 版圖設(shè)計(jì)流程
        5.1.2 版圖設(shè)計(jì)注意事項(xiàng)
    5.2 40Gb/s PAM4信號(hào)接收端電路版圖
    5.3 系統(tǒng)后仿真
    5.4 本章小節(jié)
第6章 總結(jié)與展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文
致謝



本文編號(hào)：4014255