針對實時嵌入式應用,提出了一種采用Radix-2算法的可重構(gòu)FFT硬件加速器結(jié)構(gòu)。該結(jié)構(gòu)一次可并行處理16點FFT,且可在不改變電路結(jié)構(gòu)的情況下,通過修改相應的配置信息來實現(xiàn)16-1 024點FFT。該結(jié)構(gòu)的硬件利用率為100%,整個設計采用Synopsys VCS仿真,在100 MHz工作頻率下,對于1 024點16位復數(shù)定點FFT僅需要38.6μs,與Cortex M4的DSP相比速度提升了94%以上。經(jīng)DC綜合結(jié)果表明在SMIC 0.11μm工藝中,該結(jié)構(gòu)的核心面積為0.98 mm²,可用于嵌入式設備中。 

【文章來源】：電子設計工程. 2020,28(21)

【文章頁數(shù)】：6 頁

【部分圖文】：

32點DIT FFT的數(shù)據(jù)流程圖

可以看出一共有5個階段，每個階段有16個蝶形運算，每個蝶形運算實際上是長度為2的DFT，并且是FFT的基本計算塊。圖1給出了32點DIT FFT算法中蝶形運算的數(shù)據(jù)流程圖。從圖1中可以看到，在前一階段的計算完成之前，每個階段都無法進行。因此，在每個階段中，產(chǎn)生大量中間結(jié)果并且需要存儲。在一個標準N點FFT實現(xiàn)中，有l(wèi)og2N個計算階段，每個階段有N次加載和N次存儲操作，如果所有這些數(shù)據(jù)都存儲在存儲器中，這可能會大大降低FFT算法的性能。為了打破階段之間的數(shù)據(jù)依賴性并降低存儲壓力，嘗試將計算分成小的獨立計算�；诜纸M循環(huán)調(diào)用的概念，調(diào)整FFT數(shù)據(jù)流以獲得分層和細粒度的FFT處理單元。以32點FFT為例，將其重建為規(guī)則的結(jié)構(gòu)，如圖2所示。FFT的stage0首先被分成兩個組，有兩個獨立的16點FFT變換組。stage1至stage4按照順序被分別作為第三組至第十組，按照從上到下，從左至右的規(guī)則依次計算。每一級的組數(shù)是由N/16來控制的，每一組的計算都循環(huán)調(diào)用這8個基2蝶形運算單元，一次可并行處理16個點。這樣可以實現(xiàn)嵌入式應用中面積與性能的平衡。

可循環(huán)調(diào)用架構(gòu)圖


本文編號：3409617