嵌入式系統(tǒng)在相關(guān)處理機(jī)中的應(yīng)用
發(fā)布時(shí)間:2020-06-17 17:46
【摘要】: 甚長基線干涉測(cè)量(VLBI)是重要的射電天文技術(shù),具有極高的空間分辨率,是國際上廣泛采用的深空探測(cè)器高精度測(cè)量手段。硬件相關(guān)處理機(jī)則是VLBI數(shù)據(jù)預(yù)處理的核心設(shè)備。隨著以FPGA為開發(fā)平臺(tái)的嵌入式系統(tǒng)的不斷發(fā)展,用FPGA和嵌入式系統(tǒng)作為實(shí)現(xiàn)方式成為硬件相關(guān)處理機(jī)研究的一個(gè)方向。近年來,發(fā)展迅速的e-VLBI將采用數(shù)字基帶轉(zhuǎn)換器(DBBC)作為觀測(cè)數(shù)據(jù)記錄終端,并通過網(wǎng)絡(luò)將觀測(cè)數(shù)據(jù)傳輸?shù)綌?shù)據(jù)處理中心的相關(guān)處理機(jī)進(jìn)行處理,經(jīng)過預(yù)處理的數(shù)據(jù)還可以通過千兆網(wǎng)絡(luò)傳輸給后續(xù)部門進(jìn)行后處理。 本文闡述了如何利用FPGA和嵌入式系統(tǒng)實(shí)現(xiàn)千兆以太網(wǎng)傳輸系統(tǒng),并將該系統(tǒng)應(yīng)用在硬件相關(guān)處理機(jī)中。這樣不僅改善了現(xiàn)有系統(tǒng)對(duì)LTA數(shù)據(jù)的采集和傳送,而且縮短了后處理的時(shí)間。這一實(shí)現(xiàn)方式在國內(nèi)的相關(guān)處理機(jī)應(yīng)用研究中尚屬首次。
【學(xué)位授予單位】:中國科學(xué)院研究生院(上海天文臺(tái))
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2007
【分類號(hào)】:P164
【圖文】:
現(xiàn)場(chǎng)可編程門陣列(FPGA)器件是八十年代中期出現(xiàn)的新產(chǎn)品,它的應(yīng)大方便了集成電路的設(shè)計(jì)。FPGA作為專用集成電路概念上的一個(gè)新型范和門類,以其高靈活的用戶現(xiàn)場(chǎng)編程方式,現(xiàn)場(chǎng)定義高容量數(shù)字單片系統(tǒng)能力,能夠重復(fù)定義、反復(fù)改寫的新穎功能,為復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)、研制及產(chǎn)品開發(fā)提供了有效的技術(shù)手段。電子應(yīng)用設(shè)計(jì)工程師應(yīng)用FPGA技術(shù)僅可避免通常ASIC單片系統(tǒng)設(shè)計(jì)周期長,前期投資風(fēng)險(xiǎn)大的缺點(diǎn),而且服了過去板級(jí)通用數(shù)字電路應(yīng)用設(shè)計(jì)的落后、繁瑣和不可靠性。FPGA是由多個(gè)邏輯門構(gòu)成的陣列結(jié)構(gòu),能夠被編程來完成各種不同的務(wù)。邏輯門之間以布線資源分割成多個(gè)可編程邏輯單元,外部圍繞著可編I/O單元。邏輯單元由布線資源中的可編程連線通過可編程開關(guān)連接起來現(xiàn)一定的邏輯功能[5]。一個(gè)典型的FPGA結(jié)構(gòu)如圖2.1所示。
因?yàn)檐浖O(shè)計(jì)者只需要知道上面的限制條件。DMA描述符占用8個(gè)word,前三個(gè)word由CD以C專門使用,第四個(gè)word中保存著CDMAC的狀態(tài)信息,其他幾個(gè)word用來存放用戶自定義的數(shù)據(jù)信息。第一個(gè)word中存放下一個(gè)D以描述符的地址,這樣CD撇C會(huì)根據(jù)這個(gè)信息一直運(yùn)行下去直到它為NULL或者D以控制器被強(qiáng)制關(guān)閉。第二個(gè)word中存放等待處理的數(shù)據(jù)緩沖區(qū)起始地址。第三個(gè)word中存放等待處理的數(shù)據(jù)緩沖區(qū)長度。第四個(gè)word的前一個(gè)byte存放CDMAC的控制和狀態(tài)信息,后面三個(gè)byte以及最后三個(gè)word可以寫入用戶自定義信息。D毗描述符的狀態(tài)定義如圖3.9所示,由兩個(gè)重要組成部分,CDMAC狀態(tài)信息和用戶自定義信息。當(dāng)DMA描述符被送入CD撇C時(shí),DMA描述符的狀態(tài)信息告訴CD以C進(jìn)行什么樣的操作。當(dāng)CDMAC完成操作并將D琳描述符寫入內(nèi)存中時(shí),相應(yīng)的狀態(tài)信息位會(huì)被更新。不是所有的狀態(tài)信息位被讀入或者寫回。
本文編號(hào):2717938
【學(xué)位授予單位】:中國科學(xué)院研究生院(上海天文臺(tái))
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2007
【分類號(hào)】:P164
【圖文】:
現(xiàn)場(chǎng)可編程門陣列(FPGA)器件是八十年代中期出現(xiàn)的新產(chǎn)品,它的應(yīng)大方便了集成電路的設(shè)計(jì)。FPGA作為專用集成電路概念上的一個(gè)新型范和門類,以其高靈活的用戶現(xiàn)場(chǎng)編程方式,現(xiàn)場(chǎng)定義高容量數(shù)字單片系統(tǒng)能力,能夠重復(fù)定義、反復(fù)改寫的新穎功能,為復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)、研制及產(chǎn)品開發(fā)提供了有效的技術(shù)手段。電子應(yīng)用設(shè)計(jì)工程師應(yīng)用FPGA技術(shù)僅可避免通常ASIC單片系統(tǒng)設(shè)計(jì)周期長,前期投資風(fēng)險(xiǎn)大的缺點(diǎn),而且服了過去板級(jí)通用數(shù)字電路應(yīng)用設(shè)計(jì)的落后、繁瑣和不可靠性。FPGA是由多個(gè)邏輯門構(gòu)成的陣列結(jié)構(gòu),能夠被編程來完成各種不同的務(wù)。邏輯門之間以布線資源分割成多個(gè)可編程邏輯單元,外部圍繞著可編I/O單元。邏輯單元由布線資源中的可編程連線通過可編程開關(guān)連接起來現(xiàn)一定的邏輯功能[5]。一個(gè)典型的FPGA結(jié)構(gòu)如圖2.1所示。
因?yàn)檐浖O(shè)計(jì)者只需要知道上面的限制條件。DMA描述符占用8個(gè)word,前三個(gè)word由CD以C專門使用,第四個(gè)word中保存著CDMAC的狀態(tài)信息,其他幾個(gè)word用來存放用戶自定義的數(shù)據(jù)信息。第一個(gè)word中存放下一個(gè)D以描述符的地址,這樣CD撇C會(huì)根據(jù)這個(gè)信息一直運(yùn)行下去直到它為NULL或者D以控制器被強(qiáng)制關(guān)閉。第二個(gè)word中存放等待處理的數(shù)據(jù)緩沖區(qū)起始地址。第三個(gè)word中存放等待處理的數(shù)據(jù)緩沖區(qū)長度。第四個(gè)word的前一個(gè)byte存放CDMAC的控制和狀態(tài)信息,后面三個(gè)byte以及最后三個(gè)word可以寫入用戶自定義信息。D毗描述符的狀態(tài)定義如圖3.9所示,由兩個(gè)重要組成部分,CDMAC狀態(tài)信息和用戶自定義信息。當(dāng)DMA描述符被送入CD撇C時(shí),DMA描述符的狀態(tài)信息告訴CD以C進(jìn)行什么樣的操作。當(dāng)CDMAC完成操作并將D琳描述符寫入內(nèi)存中時(shí),相應(yīng)的狀態(tài)信息位會(huì)被更新。不是所有的狀態(tài)信息位被讀入或者寫回。
【參考文獻(xiàn)】
相關(guān)期刊論文 前2條
1 項(xiàng)英,張秀忠;VLBI技術(shù)新進(jìn)展[J];天文學(xué)進(jìn)展;2003年03期
2 鄭為民,舒逢春,張秀忠;實(shí)時(shí)VLBI技術(shù)[J];云南天文臺(tái)臺(tái)刊;2003年01期
本文編號(hào):2717938
本文鏈接:http://www.sikaile.net/kejilunwen/tianwen/2717938.html
最近更新
教材專著