發(fā)布時間：2017-10-07 23:09

  本文關(guān)鍵詞：固態(tài)存儲器高速遠距離數(shù)據(jù)傳輸系統(tǒng)的設(shè)計

  更多相關(guān)文章： LVDS FPGA 光纖通信 RS編譯碼 傳輸

【摘要】：中北大學研制的固態(tài)存儲器存儲設(shè)備主要用于彈體飛行過程中各種緩變參數(shù)、速變參數(shù)以及數(shù)字量的采集和存儲。地面測試臺與固態(tài)存儲器共同組成閉環(huán)測試回路，能對存儲器設(shè)備的采集數(shù)據(jù)進行讀取、顯示、處理、分析以及存儲等。由于測試現(xiàn)場的測試設(shè)備數(shù)量眾多，且固態(tài)存儲器的數(shù)據(jù)傳輸和測試需在彈體起飛前即彈體加注燃料的情況下完成，所以為了確保測試的可靠性以及科研人員的安全，操作固態(tài)存儲器時應(yīng)盡可能遠離彈體，即需要采用遠程通信手段采集、編碼和記錄從固態(tài)存儲器接收到精確的信號及數(shù)據(jù)。因此，本文設(shè)計了一種結(jié)合了LVDS接口技術(shù)、光纖通信技術(shù)與RS糾錯編碼技術(shù)的固態(tài)存儲器高速遠距離傳輸?shù)南到y(tǒng)。 首先，通過對比常用的數(shù)據(jù)接口，選用了性能優(yōu)越的LVDS接口技術(shù)。在分析LVDS器件的主要結(jié)構(gòu)和工作原理的基礎(chǔ)上，采用了點到點拓撲結(jié)構(gòu)、時鐘位嵌入式SerDes架構(gòu)的LVDS器件進行系統(tǒng)電路的設(shè)計。介紹了光纖通信和糾錯編碼的原理和優(yōu)點，著重對RS編譯碼的實現(xiàn)原理進行了分析。 其次，分別從硬件和軟件兩方面對系統(tǒng)進行了設(shè)計。在硬件部分：針對本系統(tǒng)使用長線傳輸差分信號的情況，，采用了驅(qū)動器和均衡器對信號進行了驅(qū)動和自均衡；利用光電耦合隔離電路進行電氣隔離并采取阻抗匹配的方式來保證信號傳輸?shù)耐暾�；設(shè)計了光電模塊接口電路，并采用交流耦合的方法對LVDS和光模塊進行了電平匹配；并分析了高速差分信號PCB的布線。在軟件部分：詳細敘述了數(shù)據(jù)的處理方案；闡述了時鐘模塊、USB控制模塊和FPGA邏輯模塊基于VHDL語言的程序設(shè)計，并用Quartus II對RS編譯碼和系統(tǒng)程序進行了功能仿真，仿真結(jié)果表明傳輸系統(tǒng)的功能可全部實現(xiàn)。 最后，用地面測試臺對本系統(tǒng)進行了遠距離傳輸功能的測試，結(jié)果表明本系統(tǒng)滿足固態(tài)存儲器和地面測試臺之間的高速數(shù)據(jù)遠距離傳輸?shù)囊蟆?br/> 【關(guān)鍵詞】：LVDS FPGA 光纖通信 RS編譯碼 傳輸
【學位授予單位】：中北大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TJ760.6;TP333
【目錄】：

• 摘要4-5
• Abstract5-9
• 1．緒論9-15
• 1.1 課題研究的背景及意義9-10
• 1.2 國內(nèi)外研究現(xiàn)狀10-13
• 1.2.1 光纖通信發(fā)展現(xiàn)狀10-11
• 1.2.2 LVDS 發(fā)展現(xiàn)狀11-12
• 1.2.3 糾錯碼的發(fā)展現(xiàn)狀12-13
• 1.3 課題的主要研究內(nèi)容和工作13-15
• 2．相關(guān)理論分析及關(guān)鍵技術(shù)的實現(xiàn)15-36
• 2.1 光纖通信理論分析15-16
• 2.2 LVDS 的理論分析16-20
• 2.2.1 LVDS 的結(jié)構(gòu)及工作原理16-17
• 2.2.2 LVDS 的主要特性分析17-20
• 2.3 數(shù)據(jù)傳輸可靠性研究與實現(xiàn)20-35
• 2.3.1 RS 碼的選擇20-22
• 2.3.2 RS 編碼的實現(xiàn)原理22-29
• 2.3.3 RS 譯碼的實現(xiàn)原理29-35
• 2.4 本章小結(jié)35-36
• 3．系統(tǒng)各模塊硬件電路設(shè)計36-47
• 3.1 系統(tǒng)方案設(shè)計36-38
• 3.1.1 硬件設(shè)計的總體思路36-37
• 3.1.2 主要芯片的選擇37-38
• 3.2 系統(tǒng)主控模塊的設(shè)計38-43
• 3.2.1 長線傳輸匹配設(shè)計38-40
• 3.2.2 LVDS 收發(fā)模塊的設(shè)計40-41
• 3.2.3 光纖傳輸模塊設(shè)計41-43
• 3.3 LVDS 高速 PCB 設(shè)計43-46
• 3.4 本章小結(jié)46-47
• 4．系統(tǒng)各模塊軟件設(shè)計及仿真47-67
• 4.1 數(shù)據(jù)處理分析47-52
• 4.1.1 數(shù)據(jù)緩沖模塊設(shè)計47-51
• 4.1.2 數(shù)據(jù)同步分析51-52
• 4.2 系統(tǒng)各模塊設(shè)計52-60
• 4.2.1 時鐘模塊52-55
• 4.2.2 USB 控制模塊55-57
• 4.2.3 FPGA 邏輯模塊設(shè)計57-60
• 4.3 FPGA 程序仿真60-66
• 4.3.1 RS 編譯碼的仿真60-65
• 4.3.2 系統(tǒng)程序功能仿真65-66
• 4.4 本章小結(jié)66-67
• 5．系統(tǒng)測試67-71
• 5.1 系統(tǒng)功能測試67-68
• 5.2 測試臺測試結(jié)果68-70
• 5.3 本章小結(jié)70-71
• 6．總結(jié)與展望71-73
• 6.1 全文工作總結(jié)71
• 6.2 工作展望71-73
• 參考文獻73-77
• 攻讀碩士學位期間發(fā)表的論文及所取得的研究成果77-78
• 致謝78-79

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 羅德玉;黃德云;;LVDS、ECL、CML邏輯電平電路的特點及應(yīng)用[J];貴陽學院學報(自然科學版);2009年04期

2 張建忠,郭永慶,王珩;光纖通信技術(shù)綜述[J];黑龍江水利科技;2005年03期

3 馬勇;梅松;;我國光纖通信的現(xiàn)狀及發(fā)展前景[J];江蘇科技信息;2012年04期

4 侯利民;蘇淑靖;;基于低壓差分信號(LVDS)總線的數(shù)字信號源設(shè)計與實現(xiàn)[J];科學技術(shù)與工程;2013年32期

5 羅乃冬;;基于LVDS技術(shù)的傳輸接口設(shè)計[J];聲學與電子工程;2008年01期

6 楊翠虹;文豐;姚宗;;基于LVDS的高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計[J];通信技術(shù);2010年09期

7 黃發(fā)雷;;一種實用的光電隔離式串行通信方案[J];現(xiàn)代電子技術(shù);2006年05期

8 鄒麗麗;章世華;董湘麟;;高速串行差分信號的PCB設(shè)計與仿真[J];中國新技術(shù)新產(chǎn)品;2008年16期

9 符永源;;光纖通信系統(tǒng)中的信道均衡技術(shù)探析[J];中國新技術(shù)新產(chǎn)品;2010年21期

10 孫杰;馮小平;;FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應(yīng)用[J];電子元器件應(yīng)用;2010年02期

本文編號：990591