本文關(guān)鍵詞：基于CPLD的組合邏輯控制模型機的設(shè)計與實現(xiàn)

  更多相關(guān)文章： 模型機 CPLD 組合邏輯 控制器 指令系統(tǒng)

【摘要】：《計算機組成原理》是計算機專業(yè)本科教學(xué)的一門核心課程，更是研究生入學(xué)考試的必考科目。該課程涉及到多門學(xué)科，需要軟件、硬件、數(shù)字電路、程序設(shè)計方法等課程的支撐，因而理論性較強。同時它又是一門實踐性學(xué)科，讓學(xué)生們參與課程實驗是學(xué)習(xí)好這門課程非常有效的方法，因此，各大高校也越來越重視該課程在教學(xué)實驗方面的研究。該課程實驗所用到的模型機按照控制器控制方式的不同，可以分為組合邏輯控制模型機和微程序控制模型機。為了提升教學(xué)質(zhì)量，完善組成原理課程實驗，掌握CPU內(nèi)部結(jié)構(gòu)和工作原理，本課題設(shè)計出了基于CPLD的組合邏輯控制模型機。 組合邏輯控制模型機根據(jù)馮諾依曼體系結(jié)構(gòu)進行設(shè)計，總線結(jié)構(gòu)采用8位單總線，主要包括指令系統(tǒng)、運算器模塊、存儲器模塊、組合邏輯控制器模塊幾大部分。指令系統(tǒng)的設(shè)計借鑒了精簡指令集（RISC）的設(shè)計思想，主要由使用頻率較高的23條功能指令和3條面板指令組成，包含寄存器操作指令、內(nèi)存訪問指令、跳轉(zhuǎn)指令和輸入輸出指令。組合邏輯控制器采用CPLD設(shè)計，分為時序節(jié)拍電路、指令譯碼電路和組合邏輯電路三大部分。指令譯碼器完成對指令的譯碼，通過對指令執(zhí)行過程進行分析，，確定機器周期節(jié)拍數(shù)為10個，使所有指令均能在一個周期內(nèi)完成，然后對控制信號的形成過程進行分析，列出控制信號的邏輯表達式之后，搭建起組合邏輯電路，此時組合邏輯控制器設(shè)計完成。最終將組合邏輯控制器和運算器、存儲器組成完整的組合邏輯控制模型機。 通過CPLD實現(xiàn)控制器之后，組合邏輯控制模型機在速度上的優(yōu)勢體現(xiàn)的更為突出，它有效地增強了實驗的靈活性，提高了整體性能，基本上能夠滿足學(xué)生從入門到深入理解計算機工作原理的教學(xué)要求。
【關(guān)鍵詞】：模型機 CPLD 組合邏輯 控制器 指令系統(tǒng)
【學(xué)位授予單位】：河北工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 第一章 緒論11-15
• 1.1 課題研究背景及意義11-12
• 1.2 國內(nèi)外研究現(xiàn)狀12
• 1.3 論文主要研究工作12-13
• 1.4 本文的組織結(jié)構(gòu)13-15
• 第二章 模型機的總體設(shè)計15-19
• 2.1 模型機的整體結(jié)構(gòu)15-17
• 2.1.1 精簡指令集計算機結(jié)構(gòu)15
• 2.1.2 模型機的邏輯布局15-16
• 2.1.3 模型機的總體數(shù)據(jù)通路設(shè)計16-17
• 2.2 開發(fā)工具介紹17-18
• 2.3 本章小結(jié)18-19
• 第三章 運算器的設(shè)計與實現(xiàn)19-25
• 3.1 運算器概述19-21
• 3.1.1 運算器的功能和基本結(jié)構(gòu)19-20
• 3.1.2 算數(shù)運算邏輯單元(ALU)概述20-21
• 3.2 模型機運算器的設(shè)計21-24
• 3.2.1 模型機運算器數(shù)據(jù)通路設(shè)計21-23
• 3.2.2 模型機運算器的調(diào)試23-24
• 3.3 本章小結(jié)24-25
• 第四章 靜態(tài)存儲器的設(shè)計與實現(xiàn)25-29
• 4.1 存儲器概述25-26
• 4.2 模型機存儲器的設(shè)計26-28
• 4.2.1 模型機存儲器數(shù)據(jù)通路設(shè)計26-27
• 4.2.2 模型機存儲器的調(diào)試27-28
• 4.3 本章小結(jié)28-29
• 第五章 指令系統(tǒng)設(shè)計29-35
• 5.1 指令系統(tǒng)概述29
• 5.2 指令系統(tǒng)設(shè)計29-34
• 5.2.1 指令格式29-30
• 5.2.2 指令系統(tǒng)設(shè)計30-31
• 5.2.3 尋址方式31-33
• 5.2.4 指令類型33-34
• 5.3 本章小結(jié)34-35
• 第六章 組合邏輯控制器的設(shè)計與實現(xiàn)35-57
• 6.1 組合邏輯控制器的總體結(jié)構(gòu)35-37
• 6.1.1 組合邏輯控制器的設(shè)計思想35
• 6.1.2 組合邏輯控制器的構(gòu)成35-36
• 6.1.3 組合邏輯控制器的實現(xiàn)方式36-37
• 6.2 時序節(jié)拍電路設(shè)計37-43
• 6.2.1 脈沖源電路38
• 6.2.2 啟停電路38-40
• 6.2.3 時序節(jié)拍形成電路40-43
• 6.3 指令譯碼器設(shè)計43-45
• 6.3.1 指令譯碼器的基本原理43
• 6.3.2 指令譯碼器的電路設(shè)計43-45
• 6.4 組合邏輯電路設(shè)計45-52
• 6.4.1 組合邏輯電路的設(shè)計思想45-46
• 6.4.2 控制信號的節(jié)拍劃分46-49
• 6.4.3 控制信號的邏輯表達式49-51
• 6.4.4 組合邏輯電路的設(shè)計51-52
• 6.5 組合邏輯控制器設(shè)計52-56
• 6.5.1 組合邏輯控制器電路設(shè)計52-54
• 6.5.2 組合邏輯控制器接口配置54-56
• 6.5.3 與微程序控制器性能比較56
• 6.6 本章小結(jié)56-57
• 第七章 整機平臺的搭建與設(shè)計57-61
• 7.1 模型機的組裝調(diào)試57-58
• 7.2 指令執(zhí)行的操作過程58
• 7.3 程序的執(zhí)行驗收情況58-60
• 7.4 本章小結(jié)60-61
• 第八章 結(jié)論61-63
• 參考文獻63-65
• 附錄A65-66
• 附錄B66-68
• 附錄C68-70
• 附錄D70-71
• 附錄E71-73
• 攻讀學(xué)位期間所取得的相關(guān)科研成果73-75
• 致謝75

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前6條

1 肖鐵軍;劉芳;;基于FPGA的“計算機組成原理”模型機設(shè)計[J];電氣電子教學(xué)學(xué)報;2009年02期

2 趙碩,楊欣宇;計算機組成原理課程的設(shè)計性實驗[J];高師理科學(xué)刊;2005年02期

3 戚梅;張鵬;東野長磊;;基于CPLD組合邏輯控制器模型機的設(shè)計與實現(xiàn)[J];實驗室研究與探索;2010年07期

4 戚梅;張鵬;東野長磊;;模型機控制并行口的設(shè)計與實現(xiàn)[J];實驗室研究與探索;2012年10期

5 張宇華;;《計算機組成原理》實驗的開發(fā)與提高[J];現(xiàn)代計算機(專業(yè)版);2010年04期

6 王冬;;基于RISC處理器模型機的設(shè)計[J];中國水運(下半月);2009年02期

本文編號：878579