本文關鍵詞：一種運用優(yōu)化十管單元和新型雙匹配線的高性能CAM設計

  更多相關文章： CAM 基本單元 匹配線 高速 低功耗

【摘要】：在計算機技術發(fā)展過程中,微處理器的處理速度一直比主存儲器的存取速度快得多,為了緩和微處理器和主存儲器速度不匹配的矛盾,最有效的方法是劃分存儲層次使用高速緩沖存儲器(Cache)。Cache一般由Data陣列和Tag陣列組成,Tag陣列由CAM (Content Addressable Memory,內容尋址寄存器)實現(xiàn)。CAM通過并行搜索查找數(shù)據(jù),主要應用于各種高速搜索應用中。因此,高性能的CAM的設計及優(yōu)化具有非常重要的應用價值和意義。 本文通過對傳統(tǒng)CAM基本單元的詳細總結及在穩(wěn)定性、速度及面積三個方面的性能比較,發(fā)現(xiàn)傳統(tǒng)十管單元具有最大的優(yōu)勢,比較邏輯中使用PMOS管代替NMOS管傳輸高電平可避免了閾值損失。基于以上工作,提出了本文匹配線結構所使用的十管優(yōu)化CAM單元,并對存儲單元的尺寸和CAM單元的穩(wěn)定性進行了分析和仿真驗證。本文匹配線結構的提出基于電荷共享和分級匹配線結構。傳統(tǒng)匹配線僅采用一條匹配線ML,本文基于電荷共享采用兩條匹配線,對匹配線CML充電之后通過電荷共享使匹配線SML充電,經過分析可得,采用這種匹配線結構比傳統(tǒng)匹配線結構至少能夠降低匹配線上50%的平均動態(tài)功耗,并且不需要對位線進行預充,進一步降低了整體功耗。最后采用分級匹配線技術進一步優(yōu)化了速度性能。 采用65nm CMOS工藝,電源電壓為1.2V,每條匹配線上連接64個優(yōu)化的十管CAM單元,在此情況下對本文所述匹配線結構進行仿真驗證,結果表明本文匹配線結構相比傳統(tǒng)NOR型匹配線結構可降低約60%的動態(tài)功耗,并且大幅度的減小了峰值電流,提高了穩(wěn)定性。
【關鍵詞】：CAM 基本單元 匹配線 高速 低功耗
【學位授予單位】：安徽大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP333
【目錄】：

• 摘要3-4
• Abstract4-5
• 目錄5-7
• 第一章 緒論7-11
• 1.1 課題背景及意義7-8
• 1.2 國內外相關研究8-9
• 1.3 研究內容及結果9-10
• 1.4 論文組織及結構10-11
• 第二章 CAM基本原理11-23
• 2.1 CAM基本架構11-13
• 2.2 CAM基本單元13-19
• 2.2.1 9管CAM單元13-15
• 2.2.2 10管CAM單元15-16
• 2.2.3 11管CAM單元16
• 2.2.4 8管CAM單元16-18
• 2.2.5 Ternary CAM單元18-19
• 2.3 傳統(tǒng)匹配線結構19-21
• 2.3.1 傳統(tǒng)與非匹配線結構19-20
• 2.3.2 傳統(tǒng)或非匹配線結構20-21
• 2.4 本章小結21-23
• 第三章 CAM基本單元及匹配線分析23-43
• 3.1 CAM基本單元分析23-30
• 3.1.1 工作模式及時序仿真23-27
• 3.1.2 CAM基本單元的比較27-30
• 3.2 傳統(tǒng)匹配線分析30-34
• 3.2.1 傳統(tǒng)與非型匹配線等效分析31-32
• 3.2.2 傳統(tǒng)或非型匹配線等效分析32-34
• 3.3 NOR型匹配線高速低功耗技術34-42
• 3.3.1 NOR型匹配線高速技術34-38
• 3.3.2 NOR型匹配線低功耗技術38-42
• 3.4 本章小結42-43
• 第四章 CAM電路設計及仿真43-55
• 4.1 CAM單元的設計及仿真43-50
• 4.1.1 存儲單元的尺寸設計43-46
• 4.1.2 本文十管優(yōu)化單元仿真46-50
• 4.2 匹配線ML的設計及仿真50-54
• 4.2.1 本文ML匹配線設計50-51
• 4.2.2 ML匹配線仿真比較51-54
• 4.3 本章小結54-55
• 第五章 總結與展望55-57
• 5.1 工作總結55
• 5.2 未來工作展望55-57
• 參考文獻57-61
• 附圖表61-64
• 致謝64-65
• 攻讀碩士學位期間發(fā)表的論文65

【共引文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 徐太龍;孟堅;;集成電路原理與設計課程的教學優(yōu)化[J];合肥師范學院學報;2011年03期

2 李偉;李斌;趙連福;任偉聰;;單電源絕對值電路的特性分析與比較[J];電測與儀表;2011年05期

3 周子昂;吳定允;徐坤;張利紅;;一種基于CMOS工藝的電平轉換芯片[J];電子與封裝;2011年03期

4 付家喜;吳秀龍;陳偉;;一種三態(tài)鑒頻鑒相器的設計[J];電子技術;2008年12期

5 趙險峰;李寧;鄧藝;;一種保護芯片設計的多變量加密及其電路結構[J];電子學報;2009年06期

6 耿淑琴;侯立剛;汪金輝;彭曉宏;;參加2011北京大學生集成電路的啟示[J];電子世界;2012年01期

7 呂海生;劉涌;;紡織運動設備的自主感應控制系統(tǒng)[J];紡織機械;2008年06期

8 譚莉;方羽;;《集成電路版圖設計》課程項目化教學改革與探索[J];輕工科技;2013年01期

9 周少陽;柯導明;夏丹;王保童;申靜;;深結短溝道MOS晶體管準二維閾值電壓模型[J];固體電子學研究與進展;2013年02期

10 賈瓊;孟堅;;CMOS閂鎖效應的研究及其幾種預防措施[J];電腦知識與技術;2013年25期

中國博士學位論文全文數(shù)據(jù)庫 前1條

1 季淵;超還原硅基有機發(fā)光微顯示器研究[D];上海大學;2012年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 于海冬;白光LED驅動研究與設計[D];沈陽工業(yè)大學;2011年

2 代洪剛;0.18um EEPROM產品讀寫問題分析及解決途徑[D];復旦大學;2011年

3 黃武凱;基于HT46的倉儲監(jiān)測管理系統(tǒng)[D];電子科技大學;2011年

4 管磊;16通道恒流型LED驅動芯片的設計[D];上海交通大學;2011年

5 劉慶鵬;0.18微米MIM刻蝕晶片邊緣良率的改善[D];復旦大學;2011年

6 辛萌萌;RS-485通信接口芯片的IC設計與實現(xiàn)[D];大連理工大學;2008年

7 許慶春;Ethernut技術的研究與應用[D];昆明理工大學;2007年

8 任瑞濤;集成電路HPM損傷的計算機模擬[D];沈陽理工大學;2008年

9 夏華燦;射頻低壓Gilbert混頻電路的研究[D];重慶大學;2008年

10 豆衛(wèi)敏;基于全數(shù)字鎖相環(huán)的時間數(shù)字轉換器的研究[D];浙江工業(yè)大學;2009年

，

本文編號：874762