本文關(guān)鍵詞：高速數(shù)據(jù)傳輸控制卡的設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： USB3.0 超高速數(shù)據(jù)傳輸 CYUSB3014 FPGA

【摘要】：USB通用串行總線因其具有即插即用,支持熱插拔等特點(diǎn),于計(jì)算機(jī)與外設(shè)之間信息傳輸、供電應(yīng)用廣泛。近年來隨著科技進(jìn)步,高速乃至超高速的海量數(shù)據(jù)傳輸有著廣泛的需求,公司開發(fā)的集成電路測試設(shè)備對于大規(guī)模高速的數(shù)據(jù)傳輸與控制中間件的需求已提上日程。目前USB2.0協(xié)議應(yīng)用于諸多領(lǐng)域,但因其協(xié)議本身特性,傳輸速率已經(jīng)不能滿足目前工程上更高的需求。本文所闡述的內(nèi)容主要包括以下幾個(gè)方面:1.針對目前高速大規(guī)模數(shù)據(jù)傳輸與控制的迫切需求,通過分析USB2.0協(xié)議以及其他協(xié)議、傳輸中間件設(shè)計(jì)優(yōu)缺點(diǎn),并詳細(xì)敘述USB3.0協(xié)議所具有的優(yōu)點(diǎn)與新特性,依照USB3.0協(xié)議的特性,驗(yàn)證高速數(shù)據(jù)傳輸控制卡模塊開發(fā)的可行性。2.分析市面現(xiàn)有的USB3.0芯片,根據(jù)項(xiàng)目目的與需求選用CYUSB3014作為USB控制芯片,根據(jù)芯片的特性,設(shè)計(jì)了基于USB3.0硬件架構(gòu)并進(jìn)行PCB布局。開發(fā)并設(shè)計(jì)USB芯片的嵌入式程序、FPGA邏輯與上位機(jī)的驅(qū)動(dòng)。3.設(shè)計(jì)完整的測試方法,并進(jìn)行實(shí)際的測試實(shí)驗(yàn),加以對本設(shè)計(jì)的高速數(shù)據(jù)傳輸控制卡的驗(yàn)證。針對在數(shù)據(jù)傳輸控制卡中的設(shè)計(jì)上的不足進(jìn)行總結(jié),用于以后進(jìn)行改進(jìn)或二次開發(fā)需要注意的事項(xiàng)。
【關(guān)鍵詞】：USB3.0 超高速數(shù)據(jù)傳輸 CYUSB3014 FPGA
【學(xué)位授予單位】：解放軍信息工程大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP334.7
【目錄】：

• 摘要4-5
• Abstract5-8
• 第一章 緒論8-12
• 1.1 研究背景及意義8-9
• 1.2 國內(nèi)外研究現(xiàn)狀9-11
• 1.2.1 中間件接口協(xié)議的研究現(xiàn)狀9
• 1.2.2 USB2.0 研究現(xiàn)狀9-10
• 1.2.3 USB3.0 研究現(xiàn)狀10-11
• 1.3 論文的研究內(nèi)容本文的主要內(nèi)容11
• 1.4 論文的組織結(jié)構(gòu)本文組織結(jié)構(gòu)11-12
• 第二章 高速數(shù)據(jù)傳輸控制卡的總體設(shè)計(jì)方案12-24
• 2.1 USB3.0 高速數(shù)據(jù)卡的需求與可行性分析12-13
• 2.1.1 USB3.0 高速數(shù)據(jù)卡的需求分析12
• 2.1.2 USB3.0 高速數(shù)據(jù)卡的可行性分析12-13
• 2.2 USB3.0 高速卡數(shù)據(jù)傳輸控制體系架構(gòu)設(shè)計(jì)方案13-17
• 2.2.1 傳輸流程設(shè)計(jì)14-16
• 2.2.2 開發(fā)流程設(shè)計(jì)16-17
• 2.3 USB3.0 協(xié)議研究與分析17-21
• 2.3.1 超速總線協(xié)議架構(gòu)18-20
• 2.3.2 超速通信流模型20-21
• 2.4 USB控制器芯片的研究21-23
• 2.5 本章小結(jié)23-24
• 第三章 高速數(shù)據(jù)傳輸控制卡的硬件設(shè)計(jì)24-34
• 3.1 硬件結(jié)構(gòu)介紹24-25
• 3.2 電源與地電路設(shè)計(jì)25-27
• 3.2.1 5V電源電路26
• 3.2.2 3.3V電源電路26-27
• 3.2.3 1.5V電源電路27
• 3.3 外部時(shí)鐘電路27-29
• 3.3.1 USB芯片外圍時(shí)鐘電路27-28
• 3.3.2 FPGA外圍時(shí)鐘電路28-29
• 3.4 邏輯電路設(shè)計(jì)29-31
• 3.5 I2C電路設(shè)計(jì)31
• 3.6 PCB與抗干擾設(shè)計(jì)31-33
• 3.6.1 電磁兼容性設(shè)計(jì)32
• 3.6.2 信號完整性設(shè)計(jì)32
• 3.6.3 PCB設(shè)計(jì)要求32-33
• 3.7 本章小結(jié)33-34
• 第四章 高速數(shù)據(jù)傳輸控制卡軟件中間件的設(shè)計(jì)34-48
• 4.1 相關(guān)技術(shù)分析34
• 4.2 CYUSB3014固件程序設(shè)計(jì)34-38
• 4.2.1 開發(fā)環(huán)境介紹34-35
• 4.2.2 固件程序設(shè)計(jì)35-38
• 4.3 FPGA邏輯設(shè)計(jì)38-40
• 4.3.1 FPGA開發(fā)環(huán)境介紹38
• 4.3.2 FPGA的PLL倍頻38-39
• 4.3.3 讀寫時(shí)序設(shè)計(jì)39-40
• 4.4 驅(qū)動(dòng)程序設(shè)計(jì)40-44
• 4.4.1 驅(qū)動(dòng)程序概述40-41
• 4.4.2 USB3.0 驅(qū)動(dòng)設(shè)計(jì)41-42
• 4.4.3 驅(qū)動(dòng)的inf文件42-44
• 4.5 系統(tǒng)功能性測試44-47
• 4.6 本章小結(jié)47-48
• 第五章 總結(jié)與展望48-49
• 5.1 本文工作總結(jié)48
• 5.2 下一步展望48-49
• 致謝49-50
• 參考文獻(xiàn)50-52
• 作者簡歷52

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 韋曉月;;我國集成電路發(fā)展現(xiàn)狀及對策分析[J];電子制作;2013年16期

2 王江峰,張曉力;虛擬儀器的現(xiàn)狀與發(fā)展[J];北京工商大學(xué)學(xué)報(bào)(自然科學(xué)版);2002年04期

，

本文編號：767433