本文關(guān)鍵詞：多通道大容量高速數(shù)據(jù)存儲(chǔ)系統(tǒng)設(shè)計(jì)

  更多相關(guān)文章： 多通道 高速 實(shí)時(shí)存儲(chǔ) 并行總線操作 流水線操作

【摘要】：隨著社會(huì)科學(xué)技術(shù)不斷發(fā)展，，無論是在生產(chǎn)生活還在科研試驗(yàn)中，產(chǎn)生數(shù)據(jù)信息量加大，然而對(duì)數(shù)據(jù)存儲(chǔ)系統(tǒng)的傳輸速度、功耗、可靠性要求卻越來越嚴(yán)格。同時(shí)基于不同測(cè)試需求，試驗(yàn)環(huán)境不盡相同，許多惡劣環(huán)境中的數(shù)據(jù)測(cè)試成為現(xiàn)在存儲(chǔ)測(cè)試的主要任務(wù)與難點(diǎn)之一。本文基于某具體試驗(yàn)任務(wù)要求，設(shè)計(jì)了多通道高速大容量數(shù)據(jù)存儲(chǔ)系統(tǒng)，主要完成對(duì)高速、大容量的多路傳輸數(shù)據(jù)的實(shí)時(shí)采集接收和可靠存儲(chǔ)。 本課題中的多通道高速率數(shù)據(jù)存儲(chǔ)裝置用于記錄某應(yīng)用試驗(yàn)過程中的串行LVDS、并行LVDS、模擬量等參數(shù)信號(hào)，完成這些信號(hào)的采集、存儲(chǔ)以及采集完成后的數(shù)據(jù)分析處理，屬于采集存儲(chǔ)測(cè)試的研究范疇。文章在介紹國(guó)內(nèi)外高速海量數(shù)據(jù)存儲(chǔ)裝置的基礎(chǔ)上，提出了該數(shù)據(jù)存儲(chǔ)系統(tǒng)的總體設(shè)計(jì)方案，設(shè)計(jì)完成高速大容量串行LVDS、并行LVDS以及模擬量數(shù)據(jù)的存儲(chǔ)系統(tǒng)。設(shè)計(jì)中采用模塊化設(shè)計(jì)思想，將各通道數(shù)據(jù)以基板為控制主體，各通道在接收基板控制指令以及供電后，即以各自模塊的獨(dú)立控制模塊來完成其傳輸數(shù)據(jù)實(shí)時(shí)準(zhǔn)確存儲(chǔ)的任務(wù)。各通道設(shè)計(jì)以FPGA為獨(dú)立邏輯控制模塊，在基板傳輸指令下，同時(shí)啟動(dòng)各通道接收控制模塊，對(duì)其接收數(shù)據(jù)進(jìn)行緩存，繼而判斷有效數(shù)據(jù)，并將記錄數(shù)據(jù)到存儲(chǔ)陣列中。測(cè)試試驗(yàn)完成后，在上位機(jī)指令控制下，將各通道數(shù)據(jù)通過數(shù)據(jù)卸載通道下傳回讀，進(jìn)行解碼分析。該存儲(chǔ)測(cè)試設(shè)備采用以獨(dú)立通道板卡與基板連接的配置結(jié)果，可根據(jù)任務(wù)具體需求按需搭建，維護(hù)簡(jiǎn)單，可復(fù)用強(qiáng)。
【關(guān)鍵詞】：多通道 高速 實(shí)時(shí)存儲(chǔ) 并行總線操作 流水線操作
【學(xué)位授予單位】：中北大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類號(hào)】：TP333
【目錄】：

• 摘要4-5
• Abstract5-9
• 1 緒論9-14
• 1.1 課題研究的目的及意義9
• 1.2 數(shù)據(jù)存儲(chǔ)系統(tǒng)的國(guó)內(nèi)外研究現(xiàn)狀9-12
• 1.2.1 國(guó)外研究現(xiàn)狀概況10-11
• 1.2.2 國(guó)內(nèi)研究現(xiàn)狀概況11-12
• 1.3 本課題的研究?jī)?nèi)容及論文安排12-14
• 2 系統(tǒng)總體設(shè)計(jì)方案14-26
• 2.1 系統(tǒng)主要功能及技術(shù)指標(biāo)14-16
• 2.1.1 系統(tǒng)主要實(shí)現(xiàn)功能14
• 2.1.2 系統(tǒng)技術(shù)指標(biāo)分析14-16
• 2.2 系統(tǒng)總體方案設(shè)計(jì)及硬件結(jié)構(gòu)框架16-18
• 2.2.1 系統(tǒng)總體設(shè)計(jì)方案16-17
• 2.2.2 系統(tǒng)工作流程17-18
• 2.3 主控芯片的選擇18-19
• 2.4 多通道高速數(shù)據(jù)記錄系統(tǒng)設(shè)計(jì)的存儲(chǔ)技術(shù)19-25
• 2.5 本章小結(jié)25-26
• 3 關(guān)鍵硬件電路設(shè)計(jì)與實(shí)現(xiàn)26-43
• 3.1 電路設(shè)計(jì)原則26-27
• 3.2 并行 LVDS 信號(hào)傳輸通道的接口轉(zhuǎn)換和存儲(chǔ)電路設(shè)計(jì)27-31
• 3.2.1 并行 LVDS 通道的接口轉(zhuǎn)換電路27-29
• 3.2.2 并行 LVDS 通道的數(shù)據(jù)存儲(chǔ)電路29-31
• 3.3 兩路串行 LVDS 數(shù)據(jù)通道的接口轉(zhuǎn)換和存儲(chǔ)電路31-36
• 3.3.1 兩路串行 LVDS 數(shù)據(jù)通道的接口轉(zhuǎn)換電路32-36
• 3.3.2 串行 LVDS 通道的存儲(chǔ)電路36
• 3.4 模擬量測(cè)試數(shù)據(jù)記錄通道的采集電路和存儲(chǔ)電路36-41
• 3.4.1 模擬量測(cè)試數(shù)據(jù)記錄采集電路37-40
• 3.3.2 模擬量測(cè)試數(shù)據(jù)存儲(chǔ)電路40-41
• 3.5 系統(tǒng)基板設(shè)計(jì)41-42
• 3.6 本章小結(jié)42-43
• 4 多通道數(shù)據(jù)存儲(chǔ)系統(tǒng)邏輯設(shè)計(jì)43-55
• 4.1 模擬量數(shù)據(jù)采集通道邏輯控制43-45
• 4.2 并行 LVDS 數(shù)據(jù)接收通道邏輯控制45-46
• 4.3 串行 LVDS 數(shù)據(jù)接收通道邏輯控制46-47
• 4.4 存儲(chǔ)模塊基本時(shí)序控制47-54
• 4.5 本章總結(jié)54-55
• 5 多通道高速數(shù)據(jù)存儲(chǔ)系統(tǒng)軟件設(shè)計(jì)及結(jié)果分析55-59
• 5.1 系統(tǒng)功能測(cè)試流程55
• 5.2 存儲(chǔ)系統(tǒng)上位機(jī)讀數(shù)軟件大致流程55-57
• 5.3 測(cè)試數(shù)據(jù)分析57-58
• 5.4 本章總結(jié)58-59
• 6 總結(jié)與展望59-60
• 參考文獻(xiàn)60-63
• 攻讀碩士學(xué)位期間發(fā)表的學(xué)術(shù)論文及參與的科研工作63-64
• 致謝64-65

【引證文獻(xiàn)】

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前2條

1 邊大亮;基于閃存的雙通道圖像記錄器設(shè)計(jì)與實(shí)現(xiàn)[D];中北大學(xué);2015年

2 王淑琴;某遙測(cè)數(shù)據(jù)記錄器研究及實(shí)現(xiàn)[D];中北大學(xué);2015年

本文編號(hào)：647913