目前PLC采用的單核微處理器作為處理器越來越難以滿足工業(yè)控制領(lǐng)域日益嚴格的實時性要求。多核處理器以其控制邏輯簡單、高處理能力、高實時性、低功耗等優(yōu)點能滿足PLC處理器所面臨的需求。 本文通過仔細分析多核處理器發(fā)展現(xiàn)狀及趨勢,指出了異構(gòu)多核處理器優(yōu)勢,并根據(jù)當前PLC發(fā)展趨勢及特點,提出了一種用于先進PLC的異構(gòu)多核處理器的設(shè)計。該異構(gòu)多核處理器軟核采用Verilog硬件描述語言編寫實現(xiàn),在內(nèi)部把主控核、基本核、運算核和字符串核有機的結(jié)合在一起�；竞嗽O(shè)計了基本指令集,其他各功能核根據(jù)各自的功能設(shè)計了相應(yīng)的特殊指令以及相應(yīng)的特殊硬件。根據(jù)核功能的不同,對各類核進行了結(jié)構(gòu)設(shè)計,在文中詳細闡述了設(shè)計的各類核的結(jié)構(gòu)和指令集以及指令的執(zhí)行流程,并對主核與從核的通信和相鄰從核的通信及中斷處理過程做了設(shè)計說明。例如字符串核的設(shè)計更能說明每個核處理的任務(wù)可以在很小、很專一的條件下達到很高效,并且根據(jù)核的復(fù)雜度不同可以設(shè)計不同的時鐘頻率。這對異構(gòu)多核處理器處理速度、實時性的提高和功耗的降低都具有極為重要的意義。 本文對所設(shè)計的異構(gòu)多核處理器用Verilog語言編寫了軟核,在Libero編程環(huán)境...

【文章頁數(shù)】：79 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖2.1異構(gòu)多核處理器構(gòu)架

2.2核類型2.2.1基本核基本核為最基本的處理核，結(jié)構(gòu)與功能都是最基礎(chǔ)的，基本核集成了所有核的共有部分，包括特殊功能寄存器、數(shù)據(jù)存儲器、程序寄存器、核執(zhí)行器、狀態(tài)機以及基本指令系統(tǒng)，主要完成無符號數(shù)基本運算�；竞吮旧硪部梢宰鳛閺暮擞脕硗瓿勺罨镜墓ぷ�，其權(quán)限為從核級別，接....

圖4.1基本核

第4章基本核的硬件設(shè)計基本核的構(gòu)架在這里基本核的架構(gòu)以2號核CORE_M2作為例子來的介紹�；竞巳鐖D4.1所示，它的信號端口見表4.1�；竞俗鳛橐粋�獨立的小核，本的運行操作。基本核的內(nèi)部模塊結(jié)構(gòu)如圖4.2所示，內(nèi)部信號端口說�；�....

圖4.22號核的內(nèi)部模塊結(jié)構(gòu)

表4.12號核內(nèi)部信號端口說明信號端口信號說明信號端口信號說明clk時鐘信號rst復(fù)位信號cs片選信號int向主核申請中斷信號rd讀信號wr寫信號dataaddr核內(nèi)數(shù)據(jù)線核內(nèi)地址線C/D判斷D16_bus傳送時命令還是數(shù)據(jù)....

圖4.3標志寄存器格式①N

圖4.3標志寄存器格式N果為負標志位，為1表示運算結(jié)果為負，為0表示結(jié)果為正數(shù)或零Z=1表示運算結(jié)果為零，Z=0表示運算結(jié)果不為零。C加法指令中（包括比較指令CMP），當結(jié)果產(chǎn)生了進位，則C=上上溢出，其他情況下C=0。減法指令中（包括比較指令CMP），....

本文編號：4034412