IBM PPC405是一款32位的精簡指令集處理器核,它所應(yīng)用的Power PC架構(gòu)廣泛應(yīng)用于嵌入式系統(tǒng)中。基于XX協(xié)議的SOC芯片就是利用Power PC實現(xiàn)了控制整個電路的功能。該芯片運用于航天系統(tǒng)中,具有光纖信號的收發(fā)功能,是國內(nèi)首款基于XX協(xié)議的芯片,具有巨大的軍事意義和一定的經(jīng)濟效益。 為了保證Power PC源代碼的正確性,對其進行驗證就顯得尤為重要。在當(dāng)今百萬門超大規(guī)模集成電路、可重用IP和片上系統(tǒng)（SOC）的時代,驗證幾乎占了整個設(shè)計工作的70%,驗證是RTL設(shè)計工作的兩倍。芯片設(shè)計中,至少有60%以上需要兩次投片,因此驗證是提高流片成功率非常重要的步驟。 筆者參與了除Power PC物理驗證以外的所有前端驗證流程,包括功能仿真驗證、可測性設(shè)計、靜態(tài)時序分析、形式驗證。對保證該SOC芯片的Power PC部分的正確性起到了關(guān)鍵作用。 本論文的主要研究內(nèi)容和本人所做的工作主要有: 1、對Power PC進行功能驗證。包括搭建完整的測試平臺,利用SystemVerilog進行BFM的編寫即為Power PC模擬驗證環(huán)境;Power PC測試激勵的生成;并建立S...

【文章頁數(shù)】：91 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 IC 驗證方法學(xué)概述
        1.3.1 仿真方法
        1.3.2 靜態(tài)時序分析
        1.3.3 形式驗證
        1.3.4 物理驗證（DRC/LVS）
    1.4 本人工作與論文組織結(jié)構(gòu)
第二章 Power PC 基本結(jié)構(gòu)以及功能
    2.1 Power PC 內(nèi)部模塊
        2.1.1 指令和數(shù)據(jù)緩存控制器
        2.1.2 存儲管理單元
        2.1.3 計時設(shè)備
        2.1.4 調(diào)試設(shè)備
        2.1.5 數(shù)據(jù)類型
        2.1.6 寄存器陣列
        2.1.7 地址模式
        2.1.8 地址線和數(shù)據(jù)線
    2.2 Power PC 的指令和外部接口功能
        2.2.1 Power PC 的指令集
        2.2.2 Power PC 外部接口功能
            2.2.2.1 PLB 接口
            2.2.2.2 外部中斷控制接口
            2.2.2.3 JTAG 接口
            2.2.2.4 器件控制寄存器(DCR)接口
第三章 Power PC 功能驗證
    3.1 概述
    3.2 搭建功能驗證平臺
        3.2.1 通用驗證平臺
        3.2.2 總線功能模型
        3.2.3 激勵與響應(yīng)
    3.3 Power PC 的測試平臺的搭建
        3.3.1 總線功能模型設(shè)計
            3.3.1.1 PLB 總線
            3.3.1.2 Slave/backend Control
            3.3.1.3 Interrupt Ctrl Model
            3.3.1.4 JTAG Model
            3.3.1.5 DCR Model
            3.3.1.6 DCR 監(jiān)控器
        3.3.2 Testcase 的生成
            3.3.2.1 指令驗證Testcase 生成
            3.3.2.2 端口驗證Testcase 生成
        3.3.3 自動比對和結(jié)果抓取
第四章 基于掃描路徑的可測性設(shè)計與驗證
    4.1 掃描路徑的可測性設(shè)計概述
        4.1.1 電路故障類型
        4.1.2 掃描路徑設(shè)計方法原理
        4.1.3 自動測試向量生成原理
    4.2 基于掃描路徑的可測性設(shè)計
        4.2.1 掃描鏈設(shè)計策略
        4.2.2 自動測試向量生成過程
        4.2.3 基于掃描鏈的測試過程
        4.2.4 掃描鏈測試結(jié)果
第五章 Power PC 時序驗證
    5.1 STA 原理
    5.2 Power PC 靜態(tài)時序分析
    5.3 Power PC 約束設(shè)置設(shè)計
    5.4 Power PC 的STA 結(jié)果分析
第六章 Power PC 形式驗證
    6.1 形式驗證原理
    6.2 Power PC 的形式驗證過程
    6.3 形式驗證結(jié)果分析
第七章 結(jié)論與總結(jié)
致謝
參考文獻
攻碩期間取得的研究成果



本文編號：4015650