SWD協(xié)議僅使用兩線,即可實(shí)現(xiàn)對(duì)Cortex-M處理器內(nèi)部資源的訪問。相比傳統(tǒng)的JTAG接口具有速率高、結(jié)構(gòu)簡(jiǎn)單緊湊、使用引腳數(shù)少等優(yōu)點(diǎn)。通過分析SWD調(diào)試原理與框架,提出了SWD協(xié)議的數(shù)據(jù)傳輸分層模型,實(shí)現(xiàn)各層數(shù)據(jù)傳輸?shù)姆椒ㄅc過程。實(shí)驗(yàn)結(jié)果表明,在Cortex-M3處理器平臺(tái)上,SWD協(xié)議對(duì)Flash存儲(chǔ)器編程速率最高可以達(dá)到10 Mb/S。

【文章頁(yè)數(shù)】：7 頁(yè)

【部分圖文】：

圖1AＲM內(nèi)核調(diào)試接口原理圖

Ｒesearch·Development研究·開發(fā)于定制專用的下載器或者仿真器，可增減特色功能，比如下載次數(shù)記錄、加密等，尤其適用于體積微小的系統(tǒng)如可穿戴設(shè)備等。1調(diào)試端口概述CoreSight調(diào)試框架采用調(diào)試訪問端口(debugaccessport，DAP)作為外部調(diào)試工具與內(nèi)....

圖2SWD成功的寫操作時(shí)序圖

透?勘?。此外，SWD協(xié)議要求，當(dāng)SWDIO線上的數(shù)據(jù)方向發(fā)生變化時(shí)，必須插入一個(gè)時(shí)鐘的掉轉(zhuǎn)周期(turn-round)。比如寫操作中，包請(qǐng)求由主機(jī)發(fā)起，跟在后面的應(yīng)答ACK由目標(biāo)驅(qū)動(dòng)，數(shù)據(jù)方向發(fā)生了改變，所以在包請(qǐng)求和ACK應(yīng)答之間插入一個(gè)掉轉(zhuǎn)周期Trn;應(yīng)答之后的數(shù)據(jù)由主機(jī)寫....

本文編號(hào)：3944368