隨著半導(dǎo)體制造工藝的進(jìn)步,功耗問(wèn)題成為嵌入式設(shè)計(jì)領(lǐng)域一個(gè)新的挑戰(zhàn)。研究表明片上存儲(chǔ)子系統(tǒng)已成為片上系統(tǒng)主要功耗來(lái)源。SPM(Scrach-pad Memory)作為一種片上存儲(chǔ)器具有面積小、功耗低的優(yōu)勢(shì),被廣泛應(yīng)用在嵌入式系統(tǒng)中。為了準(zhǔn)確的反映和評(píng)估SPM對(duì)系統(tǒng)功耗的影響,對(duì)SPM進(jìn)行功耗建模已經(jīng)成為嵌入式低功耗研究重點(diǎn)之一。 針對(duì)以往門(mén)級(jí)靜態(tài)功耗模型不能有效評(píng)估SPM靜態(tài)功耗的問(wèn)題,本文系統(tǒng)分析了SPM存儲(chǔ)陣列、地址解碼、列邏輯等子電路在空閑、預(yù)充電、讀/寫(xiě)階段泄漏電流產(chǎn)生原理,在晶體管級(jí)上提出一種基于模擬的SPM靜態(tài)功耗模型,評(píng)估SPM電路靜態(tài)功耗。 針對(duì)以往平均功耗模型不能反映電路實(shí)際功耗隨電路輸入而改變的特征,對(duì)基于SPM部件的低功耗編譯優(yōu)化技術(shù)支持不足的問(wèn)題,本文提出一種反映電路活躍度的SPM動(dòng)態(tài)功耗模型以評(píng)估SPM電路動(dòng)態(tài)功耗。模型通過(guò)程序執(zhí)行時(shí)SPM的電路輸入/輸出信息確定各子電路電路活躍度的變化,計(jì)算電路翻轉(zhuǎn)電容,評(píng)估SPM動(dòng)態(tài)功耗。 為了獲得程序執(zhí)行時(shí)SPM的電路輸入/輸出信息,本文在SimpleScalar的基礎(chǔ)上設(shè)計(jì)了一個(gè)模擬SPM訪問(wèn)的性能模擬器。仿真執(zhí)行時(shí),模...

【文章頁(yè)數(shù)】：60 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 研究背景
    1.2 研究現(xiàn)狀
    1.3 存在的問(wèn)題
    1.4 研究?jī)?nèi)容
    1.5 研究意義
    1.6 論文組織
第二章 SimpleScalar模擬器介紹
    2.1 SimpleScalar模擬器軟件架構(gòu)
    2.2 SimpleScalar模擬器內(nèi)核分析
        2.2.1 模擬器主要數(shù)據(jù)結(jié)構(gòu)
        2.2.2 Out-of-Order模擬器流水線分析
    2.3 本章小結(jié)
第三章 SPM靜態(tài)功耗模型研究
    3.1 SPM電路結(jié)構(gòu)
    3.2 模型分析
    3.3 泄漏電流建模方法
        3.3.1 泄漏電流分類
        3.3.2 存儲(chǔ)陣列
        3.3.3 列邏輯電路
        3.3.4 譯碼電路
    3.4 參數(shù)獲取
    3.5 本章小結(jié)
第四章 SPM動(dòng)態(tài)功耗模型研究
    4.1 模型思想
    4.2 建模方法
        4.2.1 存儲(chǔ)陣列
        4.2.2 列邏輯電路
        4.2.3 譯碼電路
    4.3 基于SimpleScalar的SPM模擬器
        4.3.1 模擬器總體設(shè)計(jì)
        4.3.2 SPM模塊相關(guān)定義
        4.3.3 程序裝載
        4.3.4 取指譯碼和模擬執(zhí)行
    4.4 模型參數(shù)
    4.5 本章小結(jié)
第五章 實(shí)驗(yàn)結(jié)果與分析
    5.1 實(shí)驗(yàn)流程
    5.2 靜態(tài)功耗分析驗(yàn)證
    5.3 動(dòng)態(tài)功耗分析驗(yàn)證
    5.4 本章小結(jié)
第六章 總結(jié)和展望
    6.1 工作總結(jié)
    6.2 工作展望
參考文獻(xiàn)
致謝
攻讀學(xué)位期間主要的研究成果



本文編號(hào)：3941417