目前,嵌入式系統(tǒng)正向分布式方向發(fā)展。同時(shí),隨著多核技術(shù)的發(fā)展,以多核處理器構(gòu)成單節(jié)點(diǎn)的多嵌入式系統(tǒng)逐漸成為嵌入式并行計(jì)算發(fā)展的一個(gè)新趨勢(shì)。高效可行的多嵌入式系統(tǒng),需要有軟件系統(tǒng)對(duì)多嵌入式系統(tǒng)進(jìn)行有效管理。多核多嵌入式系統(tǒng)管理除了要考慮對(duì)多節(jié)點(diǎn)的管理,還要考慮節(jié)點(diǎn)內(nèi)部的管理,以充分利用多核,提高系統(tǒng)資源利用率。本文針對(duì)部署于多嵌入式系統(tǒng)的基于組件的流水線并行計(jì)算場(chǎng)景,重點(diǎn)對(duì)多核多嵌入式系統(tǒng)管理中間件技術(shù)展開研究。以組件為基本對(duì)象,本文研究工作主要分為以下四個(gè)方面:1)對(duì)組件開發(fā)的管理。設(shè)計(jì)了一種“容器化”組件模型,完成組件配置接口、基于VSIPL的數(shù)據(jù)劃分接口、基于VSIPL的算法構(gòu)件庫設(shè)計(jì),最大程度規(guī)范化組件開發(fā)流程。2)對(duì)組件多核利用的管理。實(shí)現(xiàn)了一種基于VxWorks操作系統(tǒng)的多核并行編程模型,由任務(wù)池、環(huán)形隊(duì)列、任務(wù)調(diào)度器、任務(wù)執(zhí)行器相互協(xié)作形成并行計(jì)算子任務(wù)管理機(jī)制。3)對(duì)多組件連接的管理。完成了基于UDP廣播的發(fā)布訂閱式多組件連接管理模型設(shè)計(jì),使得組件連接關(guān)系改變時(shí),采用此模型能最小化修改組件層代碼。4)對(duì)多組件運(yùn)行時(shí)的管理。提出“管理組件”“本地代理管理組件”+“計(jì)算組件守... 

【文章頁數(shù)】：125 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
致謝
摘要
Abstract
1 緒論
    1.1 研究背景及意義
    1.2 研究現(xiàn)狀
        1.2.1 多核處理器與多嵌入式系統(tǒng)
        1.2.2 多核并行編程
        1.2.3 多嵌入式系統(tǒng)管理
    1.3 主要研究?jī)?nèi)容
        1.3.1 對(duì)嵌入式組件開發(fā)的管理
        1.3.2 對(duì)組件內(nèi)部多核利用的管理
        1.3.3 對(duì)多組件連接的管理
        1.3.4 對(duì)多組件運(yùn)行時(shí)管理
    1.4 論文架構(gòu)
    1.5 本章小結(jié)
2 嵌入式并行計(jì)算技術(shù)研究
    2.1 并行計(jì)算編程模型
        2.1.1 MPI
        2.1.2 MPI+OpenMP
        2.1.3 Map/Reduce
        2.1.4 并行編程模型在嵌入式平臺(tái)的可行性探究
    2.2 并行計(jì)算矢量庫
        2.2.1 VSIPL
        2.2.2 VSIPL++
        2.2.3 PVL
        2.2.4 Intel MKL/IPP
    2.3 基于組件的并行計(jì)算框架
        2.3.1 層次化軟件框架
        2.3.2 發(fā)布者/訂閱者模式
    2.4 本章小結(jié)
3 多核多嵌入式系統(tǒng)并行計(jì)算管理框架總體設(shè)計(jì)
    3.1 設(shè)計(jì)背景
        3.1.1 應(yīng)用場(chǎng)景
        3.1.2 系統(tǒng)平臺(tái)
    3.2 “容器化”組件設(shè)計(jì)
        3.2.1 “容器化”組件模板
        3.2.2 算法構(gòu)件庫設(shè)計(jì)
        3.2.3 組件數(shù)據(jù)劃分
    3.3 組件內(nèi)部多核利用管理
        3.3.1 多核并行編程模型
        3.3.2 并行計(jì)算子任務(wù)管理機(jī)制設(shè)計(jì)
    3.4 多組件連接管理
        3.4.1 發(fā)布訂閱“管道”連接
        3.4.2 連接管理模型
        3.4.3 連接建立層
        3.4.4 連接管理層
    3.5 多組件運(yùn)行時(shí)管理
        3.5.1 整體框架
        3.5.2 系統(tǒng)監(jiān)控
        3.5.3 動(dòng)態(tài)部署與負(fù)載均衡
    3.6 本章小結(jié)
4 管理中間件的軟件實(shí)現(xiàn)
    4.1 “容器化”組件實(shí)現(xiàn)
        4.1.1 “容器化”組件模板
        4.1.2 基于VSIPL的算法構(gòu)件庫
        4.1.3 基于VSIPL的組件數(shù)據(jù)劃分
    4.2 基于VxWorks的多核并行編程模型
        4.2.1 模型組成與接口
        4.2.2 并行計(jì)算子任務(wù)管理機(jī)制
        4.2.3 任務(wù)池實(shí)現(xiàn)
        4.2.4 組件申請(qǐng)隊(duì)列實(shí)現(xiàn)
        4.2.5 任務(wù)調(diào)度器實(shí)現(xiàn)
        4.2.6 任務(wù)執(zhí)行器實(shí)現(xiàn)
        4.2.7 多任務(wù)管理與同步
    4.3 發(fā)布訂閱式多組件連接管理
        4.3.1 基于UDP廣播的發(fā)布訂閱
        4.3.2 同步與UDP可靠性保證
        4.3.3 發(fā)布訂閱式多組件連接管理流程
    4.4 多組件運(yùn)行時(shí)管理
        4.4.1 三級(jí)主從式管理架構(gòu)
        4.4.2 CPU使用率實(shí)時(shí)監(jiān)控
        4.4.3 動(dòng)態(tài)部署與負(fù)載均衡實(shí)現(xiàn)
    4.5 本章小結(jié)
5 管理框架實(shí)驗(yàn)測(cè)試
    5.1 測(cè)試環(huán)境
    5.2 “容器化”組件實(shí)驗(yàn)測(cè)試
        5.2.1 算法構(gòu)件庫實(shí)驗(yàn)測(cè)試
        5.2.2 實(shí)驗(yàn)結(jié)果分析
    5.3 多核并行編程模型實(shí)驗(yàn)測(cè)試
        5.3.1 負(fù)載均衡實(shí)驗(yàn)
        5.3.2 實(shí)驗(yàn)結(jié)果分析
    5.4 基于Vxworks的并行計(jì)算管理機(jī)制測(cè)試
        5.4.1 并行計(jì)算管理機(jī)制功能測(cè)試
        5.4.2 并行計(jì)算管理機(jī)制開銷測(cè)試
    5.5 多組件連接管理實(shí)驗(yàn)測(cè)試
        5.5.1 節(jié)點(diǎn)內(nèi)組件“管道”連接測(cè)試
        5.5.2 節(jié)點(diǎn)間組件“管道”連接測(cè)試
    5.6 多組件管理實(shí)驗(yàn)測(cè)試
        5.6.1 系統(tǒng)監(jiān)控實(shí)驗(yàn)測(cè)試
        5.6.2 負(fù)載均衡實(shí)驗(yàn)測(cè)試
        5.6.3 模式切換實(shí)驗(yàn)測(cè)試
    5.7 本章小結(jié)
6 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
作者簡(jiǎn)歷


【參考文獻(xiàn)】：
期刊論文
[1]高并發(fā)集群系統(tǒng)下的負(fù)載均衡技術(shù)研究[J]. 張寶祥,何利力.  工業(yè)控制計(jì)算機(jī). 2017(10)
[2]可重構(gòu)雷達(dá)架構(gòu)研究[J]. 丁琳琳,李路野.  信息技術(shù)與信息化. 2017(07)
[3]基于VSIPL的雷達(dá)信號(hào)處理并行計(jì)算[J]. 丁琳琳,王嘎.  信息與電腦(理論版). 2017(10)
[4]實(shí)時(shí)發(fā)布/訂閱數(shù)據(jù)分發(fā)服務(wù)的模型分析[J]. 李騰,孫志剛,賈峰.  無線電工程. 2016(02)
[5]Vxworks嵌入式實(shí)時(shí)操作系統(tǒng)任務(wù)調(diào)度方法研究[J]. 董艷鈴,常揚(yáng).  計(jì)算機(jī)與網(wǎng)絡(luò). 2014(10)
[6]高性能嵌入式計(jì)算幾個(gè)關(guān)鍵問題及其研究進(jìn)展[J]. 王慶,季振洲,朱素霞.  智能計(jì)算機(jī)與應(yīng)用. 2013(04)
[7]任務(wù)并行編程模型研究與進(jìn)展[J]. 王蕾,崔慧敏,陳莉,馮曉兵.  軟件學(xué)報(bào). 2013(01)
[8]并行計(jì)算技術(shù)綜述[J]. 王磊.  信息技術(shù). 2012(10)
[9]基于VxWorks的實(shí)時(shí)多任務(wù)軟件框架設(shè)計(jì)[J]. 周俊杰,何攀峰.  國外電子測(cè)量技術(shù). 2012(04)
[10]云計(jì)算中的并行計(jì)算技術(shù)分析[J]. 鄭文武,李先緒,黃執(zhí)勤.  電信科學(xué). 2011(12)

博士論文
[1]組件化可重構(gòu)嵌入式數(shù)控系統(tǒng)實(shí)施關(guān)鍵技術(shù)研究[D]. 李松.華南理工大學(xué) 2015
[2]并行與分布式計(jì)算負(fù)載均衡問題研究[D]. 楊際祥.大連理工大學(xué) 2012
[3]混合并行計(jì)算環(huán)境多級(jí)并行化編程模式的研究[D]. 武華北.天津大學(xué) 2009

碩士論文
[1]面向組件的通信中間件技術(shù)研究[D]. 王慕所.浙江大學(xué) 2017
[2]物聯(lián)網(wǎng)任務(wù)分布式調(diào)度策略的研究[D]. 黃展智.廣東工業(yè)大學(xué) 2016
[3]嵌入式多核DSP并行編程模型的設(shè)計(jì)與實(shí)現(xiàn)[D]. 楊瑞婕.西安電子科技大學(xué) 2015
[4]基于集群環(huán)境的作業(yè)管理中間件的研究與實(shí)現(xiàn)[D]. 劉楊兵.湖南大學(xué) 2014
[5]基于OpenMP的多核多線程負(fù)載均衡調(diào)度策略研究[D]. 李滋田.西安工業(yè)大學(xué) 2014
[6]一種平臺(tái)無關(guān)的并行編程模型的設(shè)計(jì)與實(shí)現(xiàn)[D]. 李婷.中國科學(xué)技術(shù)大學(xué) 2014
[7]嵌入式多核環(huán)境下的板級(jí)支持系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 施家琪.電子科技大學(xué) 2014
[8]基于多核嵌入式DSP的并行編程模型研究[D]. 周夢(mèng).西安電子科技大學(xué) 2014
[9]基于嵌入式多處理器的輕量級(jí)MapReduce模型研究[D]. 王劍.西安電子科技大學(xué) 2014
[10]基于ZooKeeper的分布式處理框架的研究與實(shí)現(xiàn)[D]. 譚玉靖.北京郵電大學(xué) 2014



本文編號(hào)：3729640