嵌入式流媒體處理是研究如何利用有限的無線網(wǎng)絡(luò)帶寬和移動端機的計算和存儲資源實現(xiàn)實時與可靠的流媒體傳輸?shù)那度胧綉?yīng)用技術(shù)領(lǐng)域。開發(fā)嵌入式流媒體處理器是實現(xiàn)這一目標的主要途徑，也是嵌入式流媒體處理技術(shù)的研究重點和研究熱點。 嵌入式流媒體處理器在單個SoC（System-on-a-Chip）芯片上實現(xiàn)了音頻和視頻等流媒體信號的采集、轉(zhuǎn)換、編碼、存儲、解碼、輸入／輸出等完整的嵌入式流媒體處理功能，具有速度快、集成度高、功耗低等優(yōu)點。它在軍事偵察、移動通訊、無線監(jiān)控、可視電話等諸多領(lǐng)域有廣闊的應(yīng)用前景。雖然新的流媒體標準和SoC設(shè)計技術(shù)不斷成熟，但要在單個SoC芯片上實現(xiàn)流媒體處理系統(tǒng)的功能，仍面臨著設(shè)計復(fù)雜性高、靈活性強、設(shè)計約束苛刻、設(shè)計周期短等諸多挑戰(zhàn)。 本文基于國際流行的嵌入式流媒體處理器系統(tǒng)結(jié)構(gòu)框架，采用了融合算法定制和指令集擴展兩種體系結(jié)構(gòu)的設(shè)計思想，對計算復(fù)雜度較高的算法部分采用定制體系結(jié)構(gòu)實現(xiàn)，對實時性要求不很高的新算法采用面積開銷較小的擴展指令集進行加速和及時更新，以期在實時性能、靈活性和低功耗上取得最佳的折衷。文中重點研究了MPEG-4流媒體關(guān)鍵算法的定制體系結(jié)構(gòu)和... 

【文章頁數(shù)】：135 頁

【學(xué)位級別】：博士

【文章目錄】：
圖索引
表索引
摘要
ABSTRACT
第一章 緒論
    1.1 研究背景
        1.1.1 流媒體技術(shù)簡介
        1.1.2 視頻編解碼技術(shù)簡介及發(fā)展趨勢
        1.1.3 SOC技術(shù)發(fā)展現(xiàn)狀及趨勢
        1.1.4 嵌入式流媒體處理器的機遇與挑戰(zhàn)
    1.2 相關(guān)研究
        1.2.1 流媒體算法復(fù)雜性分析
        1.2.2 流媒體處理器體系結(jié)構(gòu)
        1.2.3 流媒體處理器體系結(jié)構(gòu)比較
    1.3 研究內(nèi)容
    1.4 主要工作
    1.5 論文結(jié)構(gòu)
第二章 基于WALLACE樹的變換與反變換體系結(jié)構(gòu)
    2.1 引言
    2.2 DCT/IDCT變換硬件實現(xiàn)的數(shù)學(xué)推導(dǎo)
        2.2.1 二維DCT/IDCT算法描述
        2.2.2 一維DCT/IDCT算法
        2.2.3 常系數(shù)內(nèi)積運算的硬件實現(xiàn)推導(dǎo)
    2.3 基于WALLACE樹的DCT/IDCT體系結(jié)構(gòu)
        2.3.1 總體結(jié)構(gòu)
        2.3.2 桶形單元
        2.3.3 部分積產(chǎn)生
        2.3.4 基于Wallace樹的部分積求和
        2.3.5 轉(zhuǎn)置存儲器
    2.4 基于WALLACE樹的4X4整型變換與反變換體系結(jié)構(gòu)
        2.4.1 H.264/AVC中的整型變換編碼
        2.4.2 基于加法樹的變換體系結(jié)構(gòu)
        2.4.3 二維4x4并行整型變換體系結(jié)構(gòu)
        2.4.4 一維4x4整型變換體系結(jié)構(gòu)
        2.4.5 合并減法的Wallace樹結(jié)構(gòu)
        2.4.6 數(shù)據(jù)通路寬度設(shè)計
    2.5 實驗結(jié)果與分析
        2.5.1 DCT/IDCT變換精度分析
        2.5.2 DCT/IDCT變換的性能與面積分析
        2.5.3 4x4整型變換的實現(xiàn)與分析
    2.6 本章小結(jié)
第三章 可配置的并行陣列運動估計體系結(jié)構(gòu)
    3.1 引言
    3.2 快速運動估計算法分析
    3.3 運動估計體系結(jié)構(gòu)
    3.4 CPAME引擎體系結(jié)構(gòu)
        3.4.1 CPAME引擎設(shè)計思想
        3.4.2 PE陣列體系結(jié)構(gòu)
        3.4.3 可變延時單元
        3.4.4 PE和地址產(chǎn)生單元
        3.4.5 SAD引擎體系結(jié)構(gòu)
        3.4.6 低功耗動態(tài)控制
    3.5 體系結(jié)構(gòu)性能分析
    3.6 實驗結(jié)果
        3.6.1 大鉆石模式搜索實例
        3.6.2 軟硬件實現(xiàn)比較
        3.6.3 體系結(jié)構(gòu)實現(xiàn)比較
    3.7 本章小結(jié)
第四章 預(yù)測點簇并行快速塊運動估計算法及其體系結(jié)構(gòu)
    4.1 引言
    4.2 PMVFAST算法分析
    4.3 多因子預(yù)測
        4.3.1 加速度預(yù)測
        4.3.2 多因子預(yù)測
    4.4 簇和基于簇的數(shù)據(jù)重用
    4.5 支持簇并行的CPAME引擎
    4.6 預(yù)測點簇并行的快速運動估計算法
        4.6.1 簇劃分算法
        4.6.2 簇映射算法
        4.6.3 PCPMEFast算法
        4.6.4 PCPMEFast算法實例
    4.7 實驗結(jié)果與分析
        4.7.1 預(yù)測點的簇分布統(tǒng)計
        4.7.2 視頻質(zhì)量
        4.7.3 體系結(jié)構(gòu)實現(xiàn)
    4.8 本章小結(jié)
第五章 增強小位寬高并行嵌入式流媒體處理器體系結(jié)構(gòu)
    5.1 引言
    5.2 相關(guān)研究
    5.3 ESTAR嵌入式處理器
        5.3.1 總體結(jié)構(gòu)
        5.3.2 流水線體系結(jié)構(gòu)
        5.3.3 指令集
        5.3.4 寄存器
        5.3.5 異常
        5.3.6 MMU
        5.3.7 Cache子系統(tǒng)
    5.4 ESTAR-SM體系結(jié)構(gòu)
        5.4.1 小位寬高并行流媒體指令集
        5.4.2 調(diào)序訪存指令
        5.4.3 流媒體指令集體系結(jié)構(gòu)
        5.4.4 指令執(zhí)行周期
        5.4.5 寄存器
        5.4.6 指令格式
    5.5 實驗結(jié)果與分析
        5.5.1 原型實現(xiàn)
        5.5.2 性能評價
    5.6 本章小結(jié)
第六章 具有定制增強特征的嵌入式流媒體SoC設(shè)計方法
    6.1 引言
    6.2 基于平臺的SOC設(shè)計方法
    6.3 定制增強設(shè)計方法
        6.3.1 算法選擇及其描述
        6.3.2 體系結(jié)構(gòu)行為級描述
        6.3.3 體系結(jié)構(gòu)探索
        6.3.4 通信細化
        6.3.5 RTL細化
    6.4 軟硬件協(xié)同模擬框架
    6.5 實驗結(jié)果與分析
        6.5.1 嵌入式流媒體SoC平臺
        6.5.2 模擬性能
        6.5.3 設(shè)計重用
        6.5.4 綜合質(zhì)量
    6.6 本章小結(jié)
第七章 結(jié)束語
    7.1 主要貢獻
    7.2 研究展望
致謝
攻讀博士期間已發(fā)表和撰寫的論文
攻讀博士期間參與的主要科研項目
參考文獻



本文編號：3659429