發(fā)布時(shí)間：2021-11-05 18:59

　　YHFT-DX是國(guó)防科技大學(xué)設(shè)計(jì)的一款32位高性能定點(diǎn)DSP芯片,其CPU內(nèi)核的頻率為600MHz。為實(shí)現(xiàn)高頻設(shè)計(jì)目標(biāo),在電路設(shè)計(jì)中采用了很多新技術(shù),如有限動(dòng)態(tài)電路、多端口寄存器文件、高性能低功耗存儲(chǔ)器等等。為了驗(yàn)證這些新的電路技術(shù)能否達(dá)到預(yù)期的設(shè)計(jì)目標(biāo),論文對(duì)相關(guān)電路的流片測(cè)試技術(shù)進(jìn)行了研究與實(shí)現(xiàn)。論文選擇了RDS模塊、一級(jí)Cache和二級(jí)Cache的存儲(chǔ)體進(jìn)行了流片測(cè)試,設(shè)計(jì)了專用的測(cè)試芯片,完成了測(cè)試芯片的電路、版圖設(shè)計(jì)與驗(yàn)證,對(duì)測(cè)試芯片進(jìn)行了流片與封裝,并提出了板級(jí)的測(cè)試方案。論文的主要工作和成果包括：1.對(duì)RDS模塊在模塊級(jí)和系統(tǒng)級(jí)進(jìn)行了功能驗(yàn)證。構(gòu)建了RDS模塊的模擬驗(yàn)證環(huán)境,采用手工直接編寫激勵(lì)、窮舉和隨機(jī)生成的方法開發(fā)了完備功能測(cè)試碼,測(cè)試覆蓋率超過(guò)了95%。2.為RDS模塊、一級(jí)Cache和二級(jí)Cache的存儲(chǔ)體提出并實(shí)現(xiàn)了一種專用的測(cè)試芯片設(shè)計(jì)方案,完成了電路設(shè)計(jì)與版圖設(shè)計(jì)。該方案通過(guò)將激勵(lì)串行掃入,將輸出結(jié)果串行掃出,有效減少了I／O管腳數(shù)目。設(shè)計(jì)了深度為8的輸入緩沖器,保證了該測(cè)試方案能夠獲得被測(cè)電路的高頻特性。設(shè)計(jì)了頻率可調(diào)節(jié)的片上時(shí)鐘產(chǎn)生電路,保證了能夠準(zhǔn)確... 

【文章來(lái)源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：66 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

全定制設(shè)計(jì)流程

算術(shù)運(yùn)算、SIMD和移位操作。要求工作頻率為600MHz。LS單元定點(diǎn)運(yùn)算指令集總共實(shí)現(xiàn)了40條指令，而BC單元共實(shí)現(xiàn)了59條指令，兩個(gè)單元所包含的指令都是在單拍內(nèi)完成，執(zhí)行段只包含一棧，圖2.2顯示了一個(gè)功能單元與寄存器文件的數(shù)據(jù)通路。棧棧棧棧棧棧棧棧棧棧棧棧棧棧棧...寄存器文件一_一 一一間間· · _____寄寄存存存存存存存存存存存存存存存器器器棧棧棧棧棧州.~之 之 間間間 間‘敬、 ___寄寄寄寄寄一_行 行 存存存 存 一錢 ---器器器 器一于一 一 價(jià) 價(jià) 價(jià)價(jià)汾 汾 圖2.2功能單元與寄存器文件的數(shù)據(jù)通路從圖22中可以看出，執(zhí)行棧并不是單獨(dú)占一拍時(shí)間。YHFT一DX中，為了解決寫后讀相關(guān)，減少流水停頓，在寄存器文件中加入了定向通路，使執(zhí)行棧與定向通路共同占一拍。這就加大了對(duì)執(zhí)行棧的性能要求。根據(jù)寄存器文件的設(shè)計(jì)要求，執(zhí)行棧要為定向通路留出250Ps。再扣除棧間寄存器占用的60Ps延時(shí)，真正可供功能單元執(zhí)行棧使用的時(shí)間就僅有1.35ns，即執(zhí)行棧要達(dá)到74OMHz。而對(duì)于執(zhí)行棧來(lái)講，指令操作繁多，各指令實(shí)現(xiàn)方式各異，而且涉及到很多復(fù)雜的運(yùn)算，是YHFT一DX的時(shí)序關(guān)鍵部分

拍PAD的分布

【參考文獻(xiàn)】：
期刊論文
[1]采用Synopsys NanoSim & Star-RCXT的晶體管級(jí)后仿真流程[J]. 李蘇寧,謝杰.  電子與封裝. 2005(08)
[2]全定制版圖設(shè)計(jì)中信號(hào)完整性問(wèn)題的分析[J]. 王強(qiáng),黃令儀.  集成電路應(yīng)用. 2004(12)
[3]微處理器功能驗(yàn)證方法研究[J]. 郭陽(yáng),李暾,李思昆.  計(jì)算機(jī)工程與應(yīng)用. 2003(05)
[4]改進(jìn)結(jié)構(gòu)的64位CMOS并行加法器設(shè)計(jì)與實(shí)現(xiàn)[J]. 孫旭光,毛志剛,來(lái)逢昌.  半導(dǎo)體學(xué)報(bào). 2003(02)
[5]專用集成電路的設(shè)計(jì)驗(yàn)證方法及一種實(shí)際的通用微處理器設(shè)計(jì)的多級(jí)驗(yàn)證體系[J]. 楊文華,羅曉沛.  計(jì)算機(jī)研究與發(fā)展. 1999(06)
[6]標(biāo)準(zhǔn)測(cè)試存取口與邊界掃描結(jié)構(gòu)在印制板級(jí)與系統(tǒng)級(jí)實(shí)現(xiàn)的探討[J]. 劉家松,任長(zhǎng)明,劉詩(shī)榮.  電子測(cè)量與儀器學(xué)報(bào). 1995(03)

博士論文
[1]高性能DSP關(guān)鍵電路及EDA技術(shù)研究[D]. 李振濤.國(guó)防科學(xué)技術(shù)大學(xué) 2007

碩士論文
[1]“銀河飛騰”DSP的ALU單元全定制設(shè)計(jì)優(yōu)化[D]. 李兆亮.國(guó)防科學(xué)技術(shù)大學(xué) 2006
[2]“銀河飛騰”DSP乘法部件全定制設(shè)計(jì)優(yōu)化[D]. 雷叢華.國(guó)防科學(xué)技術(shù)大學(xué) 2006



本文編號(hào)：3478335