用于存儲(chǔ)器加固的MC與LDPC研究與設(shè)計(jì)
發(fā)布時(shí)間:2021-11-03 09:47
隨著集成電路的發(fā)展,集成電路的尺寸變小使得供電電壓變小,導(dǎo)致電路更易受到噪聲影響,電路變得更容易失效。因此保證集成電路在宇宙環(huán)境或者核輻射等特殊環(huán)境下正常運(yùn)行的抗輻射加固研究成為了一個(gè)重要的研究課題。存儲(chǔ)器是集成電路的重要組成部分,存儲(chǔ)密度增加使得存儲(chǔ)器發(fā)生多位錯(cuò)誤的概率變大。本文針對(duì)SRAM存儲(chǔ)器設(shè)計(jì)了一類矩陣碼糾錯(cuò)電路,其可以修正輻射環(huán)境中的高能粒子對(duì)存儲(chǔ)器造成的多位翻轉(zhuǎn)。在編碼設(shè)計(jì)中,將一個(gè)字在邏輯上劃分為多個(gè)4階矩陣,提出了一種矩形循環(huán)校驗(yàn)法構(gòu)造校驗(yàn)位。所設(shè)計(jì)的矩陣糾錯(cuò)碼可以對(duì)數(shù)據(jù)位寬為16比特的字中最高6位數(shù)據(jù)寬度的翻轉(zhuǎn)進(jìn)行糾錯(cuò)。在碼字的邏輯輸入過程中,選擇性的存放碼字比特以確保冗余位發(fā)生翻轉(zhuǎn)不影響電路可靠性。以降低矩陣碼糾錯(cuò)性能或增加冗余位為代價(jià)降低了電路復(fù)雜度。對(duì)提出的算法進(jìn)行電路設(shè)計(jì)并進(jìn)行了可靠性分析和硬件開銷分析,同目前已知的糾錯(cuò)碼進(jìn)行比較,研究的矩陣碼擁有更強(qiáng)的多位翻轉(zhuǎn)修正能力。所設(shè)計(jì)的多種譯碼方案中同目前已知的糾錯(cuò)碼比較,擁有更好的平均失效時(shí)間(MTTF)。本文還設(shè)計(jì)了一種用于NAND Flash存儲(chǔ)器加固的EG-LDPC大數(shù)邏輯譯碼電路。在電路實(shí)現(xiàn)中,首先存儲(chǔ)E...
【文章來源】:西南科技大學(xué)四川省
【文章頁數(shù)】:64 頁
【學(xué)位級(jí)別】:碩士
【部分圖文】:
SRAM軟錯(cuò)誤原理示意圖
圖 1-3 MCU 和 SCU 在 90,65,45nm 工藝下的分布情況[15CU and SCU distributions in three technology sizes: 90, 65,尺寸降低到 180nm 后電壓降低趨于飽和,相鄰節(jié)荷積累效率降低使得存儲(chǔ)器發(fā)生單粒子翻轉(zhuǎn)的概更近,因此當(dāng)輻射粒子轟擊在器件上時(shí),存儲(chǔ)
圖 1-4 總劑量測(cè)試下 MLC NAND Flash 數(shù)據(jù)比特錯(cuò)誤計(jì)數(shù)[194 Bit errors versus dose MLC NAND flash memories in No Refres出了 NANDFlash 的 SLC 及 MLC 兩種結(jié)構(gòu)在不同納米強(qiáng)度的情況下的 SEU 實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)表明,相比于 儲(chǔ)器有著更好的輻射魯棒性,可靠性和耐久性。圖 1
【參考文獻(xiàn)】:
期刊論文
[1]星載大容量固態(tài)存儲(chǔ)控制器的級(jí)聯(lián)編碼設(shè)計(jì)[J]. 許志宏,安軍社,燕威,董振興,朱巖. 國防科技大學(xué)學(xué)報(bào). 2018(02)
[2]基于Nand Flash的BCH校驗(yàn)方法設(shè)計(jì)與實(shí)現(xiàn)[J]. 焦新泉,武慧軍,單彥虎,秦菲. 電測(cè)與儀表. 2017(22)
[3]龍芯X微處理器抗輻照加固設(shè)計(jì)[J]. 楊旭,范煜川,范寶峽. 中國科學(xué):信息科學(xué). 2015(04)
[4]一種新穎的二維糾錯(cuò)碼加固存儲(chǔ)器設(shè)計(jì)方法[J]. 肖立伊,祝名,李家強(qiáng). 宇航學(xué)報(bào). 2014(02)
[5]一種NAND Flash存儲(chǔ)器抗輻射加固方法[J]. 易偉,徐欣,聶洪山. 微處理機(jī). 2011(06)
[6]國外半導(dǎo)體器件的抗輻射研究[J]. 吳來安. 半導(dǎo)體情報(bào). 1972(05)
碩士論文
[1]抗輻射加固SRAM設(shè)計(jì)[D]. 王博.西安電子科技大學(xué) 2015
[2]星載LDPC編譯碼器研究[D]. 李曉光.西安電子科技大學(xué) 2013
[3]LDPC碼在SRAM加固中的應(yīng)用研究[D]. 張艷晶.哈爾濱工業(yè)大學(xué) 2010
本文編號(hào):3473476
【文章來源】:西南科技大學(xué)四川省
【文章頁數(shù)】:64 頁
【學(xué)位級(jí)別】:碩士
【部分圖文】:
SRAM軟錯(cuò)誤原理示意圖
圖 1-3 MCU 和 SCU 在 90,65,45nm 工藝下的分布情況[15CU and SCU distributions in three technology sizes: 90, 65,尺寸降低到 180nm 后電壓降低趨于飽和,相鄰節(jié)荷積累效率降低使得存儲(chǔ)器發(fā)生單粒子翻轉(zhuǎn)的概更近,因此當(dāng)輻射粒子轟擊在器件上時(shí),存儲(chǔ)
圖 1-4 總劑量測(cè)試下 MLC NAND Flash 數(shù)據(jù)比特錯(cuò)誤計(jì)數(shù)[194 Bit errors versus dose MLC NAND flash memories in No Refres出了 NANDFlash 的 SLC 及 MLC 兩種結(jié)構(gòu)在不同納米強(qiáng)度的情況下的 SEU 實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)表明,相比于 儲(chǔ)器有著更好的輻射魯棒性,可靠性和耐久性。圖 1
【參考文獻(xiàn)】:
期刊論文
[1]星載大容量固態(tài)存儲(chǔ)控制器的級(jí)聯(lián)編碼設(shè)計(jì)[J]. 許志宏,安軍社,燕威,董振興,朱巖. 國防科技大學(xué)學(xué)報(bào). 2018(02)
[2]基于Nand Flash的BCH校驗(yàn)方法設(shè)計(jì)與實(shí)現(xiàn)[J]. 焦新泉,武慧軍,單彥虎,秦菲. 電測(cè)與儀表. 2017(22)
[3]龍芯X微處理器抗輻照加固設(shè)計(jì)[J]. 楊旭,范煜川,范寶峽. 中國科學(xué):信息科學(xué). 2015(04)
[4]一種新穎的二維糾錯(cuò)碼加固存儲(chǔ)器設(shè)計(jì)方法[J]. 肖立伊,祝名,李家強(qiáng). 宇航學(xué)報(bào). 2014(02)
[5]一種NAND Flash存儲(chǔ)器抗輻射加固方法[J]. 易偉,徐欣,聶洪山. 微處理機(jī). 2011(06)
[6]國外半導(dǎo)體器件的抗輻射研究[J]. 吳來安. 半導(dǎo)體情報(bào). 1972(05)
碩士論文
[1]抗輻射加固SRAM設(shè)計(jì)[D]. 王博.西安電子科技大學(xué) 2015
[2]星載LDPC編譯碼器研究[D]. 李曉光.西安電子科技大學(xué) 2013
[3]LDPC碼在SRAM加固中的應(yīng)用研究[D]. 張艷晶.哈爾濱工業(yè)大學(xué) 2010
本文編號(hào):3473476
本文鏈接:http://www.sikaile.net/kejilunwen/jisuanjikexuelunwen/3473476.html
最近更新
教材專著