基于信號(hào)完整性分析的SAS擴(kuò)展器設(shè)計(jì)
發(fā)布時(shí)間:2021-10-13 13:27
存儲(chǔ)接口串行化已成為高性能I/O技術(shù)的發(fā)展趨勢(shì),SAS(Serial Attached SCSI)是新興的串行磁盤(pán)連接技術(shù)。SAS接口芯片、適配器、硬盤(pán)驅(qū)動(dòng)器和SAS擴(kuò)展器構(gòu)成一個(gè)SAS存儲(chǔ)系統(tǒng),其中,SAS擴(kuò)展器是這個(gè)系統(tǒng)中的核心設(shè)備,實(shí)現(xiàn)多發(fā)起端至多目標(biāo)端的數(shù)據(jù)交換,數(shù)據(jù)傳輸速率高達(dá)3Gbps。高傳輸速率提高了存儲(chǔ)系統(tǒng)的性能,同時(shí)也帶來(lái)信號(hào)串?dāng)_的隱患,導(dǎo)致數(shù)據(jù)傳輸出錯(cuò)的可能性增加。另外,集成電路開(kāi)關(guān)速度的提高以及PCB (Printed Circuit Board)板密度的增加,也使得元器件和PCB板的參數(shù)、元器件在PCB板上的布局、傳輸線在PCB板上的拓?fù)浣Y(jié)構(gòu)等因素引起信號(hào)完整性問(wèn)題,導(dǎo)致系統(tǒng)工作不穩(wěn)定,影響系統(tǒng)的互通性。必須在高速PCB設(shè)計(jì)過(guò)程中充分考慮這些因素,并采取相應(yīng)的控制措施,保證信號(hào)的完整。對(duì)高速電路設(shè)計(jì)和高速PCB設(shè)計(jì)技術(shù)進(jìn)行了研究和分析,目標(biāo)設(shè)備是能在SAS存儲(chǔ)系統(tǒng)中穩(wěn)定工作的高質(zhì)量SAS擴(kuò)展器。反射、串?dāng)_、同步開(kāi)關(guān)噪聲等主要信號(hào)完整性問(wèn)題在文中進(jìn)行了深入剖析,針對(duì)實(shí)際項(xiàng)目提出了潛在的問(wèn)題;對(duì)傳輸線阻抗計(jì)算方法進(jìn)行了探討,提出了阻抗匹配的策略;研究了信號(hào)層間串?dāng)_的...
【文章來(lái)源】:華中科技大學(xué)湖北省 211工程院校 985工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:58 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
圖3.3時(shí)鐘信號(hào)負(fù)載端的并行端接
的每一個(gè)電源引腳都要有一個(gè) 0.01μF~0.1μF 的電容(如果一個(gè) IC 有多個(gè)電源引腳,并且離的很近,可以幾個(gè)電源引腳公用一個(gè)電容),對(duì)于功耗比較大一點(diǎn)的 IC 另外還要有一個(gè) 10μF~100μF 的電解電容或鉭電容。SAS 擴(kuò)展器中對(duì)芯片的電源引腳去耦電容的選擇如圖 3.6 所示。
D 為傳輸線直徑,H 為線長(zhǎng)。從公式中可以得出結(jié)論:在電流回路上,離信號(hào)線越近的位置,電流的密度越大,這種情況下整個(gè)回路的面積最小,因而電感也最小。同時(shí)可以想象,信號(hào)線和回路如果離的很近,兩者電流大小近似相等,方向相反,在外部空間產(chǎn)生的磁場(chǎng)可以相互抵消,因此對(duì)外界的 EMI 也很小。所以,在疊層設(shè)置時(shí)最好保證每個(gè)信號(hào)走線層都有很近的地平面層相對(duì)應(yīng),本課題 PCB 疊層設(shè)計(jì)如圖 4.2 所示。
【參考文獻(xiàn)】:
期刊論文
[1]高速數(shù)字電路的傳輸線效應(yīng)分析[J]. 郝志松,閔潔,陳暉. 無(wú)線電通信技術(shù). 2005(05)
[2]高速電路的信號(hào)完整性分析[J]. 孫宇貞. 電子技術(shù)應(yīng)用. 2005(03)
[3]高速數(shù)字電路中信號(hào)完整性及仿真策略[J]. 周傳璘,陳偉. 孝感學(xué)院學(xué)報(bào). 2004(06)
[4]高速數(shù)字電路中的終端匹配技術(shù)[J]. 康壯. 聲學(xué)與電子工程. 2004(01)
[5]高速數(shù)字設(shè)計(jì)中的信號(hào)完整性問(wèn)題[J]. 夏軍成. 艦船電子對(duì)抗. 2003(04)
[6]高頻PCB設(shè)計(jì)中出現(xiàn)的干擾分析及對(duì)策[J]. 李勇明,曾孝平. 電子工藝技術(shù). 2003(01)
[7]VIA及其設(shè)計(jì)與實(shí)現(xiàn)[J]. 謝軍,焦振強(qiáng),唐瑞春,都志輝. 計(jì)算機(jī)工程. 2002(10)
本文編號(hào):3434757
【文章來(lái)源】:華中科技大學(xué)湖北省 211工程院校 985工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:58 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
圖3.3時(shí)鐘信號(hào)負(fù)載端的并行端接
的每一個(gè)電源引腳都要有一個(gè) 0.01μF~0.1μF 的電容(如果一個(gè) IC 有多個(gè)電源引腳,并且離的很近,可以幾個(gè)電源引腳公用一個(gè)電容),對(duì)于功耗比較大一點(diǎn)的 IC 另外還要有一個(gè) 10μF~100μF 的電解電容或鉭電容。SAS 擴(kuò)展器中對(duì)芯片的電源引腳去耦電容的選擇如圖 3.6 所示。
D 為傳輸線直徑,H 為線長(zhǎng)。從公式中可以得出結(jié)論:在電流回路上,離信號(hào)線越近的位置,電流的密度越大,這種情況下整個(gè)回路的面積最小,因而電感也最小。同時(shí)可以想象,信號(hào)線和回路如果離的很近,兩者電流大小近似相等,方向相反,在外部空間產(chǎn)生的磁場(chǎng)可以相互抵消,因此對(duì)外界的 EMI 也很小。所以,在疊層設(shè)置時(shí)最好保證每個(gè)信號(hào)走線層都有很近的地平面層相對(duì)應(yīng),本課題 PCB 疊層設(shè)計(jì)如圖 4.2 所示。
【參考文獻(xiàn)】:
期刊論文
[1]高速數(shù)字電路的傳輸線效應(yīng)分析[J]. 郝志松,閔潔,陳暉. 無(wú)線電通信技術(shù). 2005(05)
[2]高速電路的信號(hào)完整性分析[J]. 孫宇貞. 電子技術(shù)應(yīng)用. 2005(03)
[3]高速數(shù)字電路中信號(hào)完整性及仿真策略[J]. 周傳璘,陳偉. 孝感學(xué)院學(xué)報(bào). 2004(06)
[4]高速數(shù)字電路中的終端匹配技術(shù)[J]. 康壯. 聲學(xué)與電子工程. 2004(01)
[5]高速數(shù)字設(shè)計(jì)中的信號(hào)完整性問(wèn)題[J]. 夏軍成. 艦船電子對(duì)抗. 2003(04)
[6]高頻PCB設(shè)計(jì)中出現(xiàn)的干擾分析及對(duì)策[J]. 李勇明,曾孝平. 電子工藝技術(shù). 2003(01)
[7]VIA及其設(shè)計(jì)與實(shí)現(xiàn)[J]. 謝軍,焦振強(qiáng),唐瑞春,都志輝. 計(jì)算機(jī)工程. 2002(10)
本文編號(hào):3434757
本文鏈接:http://www.sikaile.net/kejilunwen/jisuanjikexuelunwen/3434757.html
最近更新
教材專(zhuān)著