時下第五代移動通信技術5G成為全球焦點,而超高速的數(shù)模轉(zhuǎn)換器（Digital to Analog Converter,DAC）以及模數(shù)轉(zhuǎn)換器（Analog to Digital Converter,ADC）的采樣率、分辨率和傳輸速度是影響5G通信技術里高數(shù)據(jù)速率等高性能目標的關鍵因素,固態(tài)技術協(xié)會（JEDEC）推出的JESD204B高速數(shù)據(jù)傳輸接口可以解決DAC/ADC芯片的傳輸速度,使之擁有更高的采樣率,實現(xiàn)高性能和低功耗的設計需要。為了提高帶有確定性延遲數(shù)據(jù)的傳輸速度及增大帶寬,實現(xiàn)數(shù)據(jù)的快速準確,對基于 40nm CMOS（Complementary Metal Oxide Semiconductor）工藝數(shù)字標準單元庫的一款8GS/s 14-bit DAC芯片采用8通道的JESD204B接收器設計實現(xiàn)高速接口的數(shù)據(jù)傳輸。該JESD204B接收端接口實現(xiàn)每通道16位數(shù)據(jù)輸出,工作時鐘是500MHz,接收器版圖面積為2.06mm2,完成的主要工作如下:（1）JESD204B接收端高速接口的設計實現(xiàn),包括對于端口的定義、模塊的組成劃分、工作原理及Verilog代碼的編寫實現(xiàn),并對接收... 

【文章來源】：中國科學院大學(中國科學院大學人工智能學院)北京市

【文章頁數(shù)】：84 頁

【學位級別】：碩士

【部分圖文】：

圖１．１?ＡＤ９６８０芯片電路結構??Ｆｉｇｕｒｅ?１．１?ＡＤ９６８０?Ｃｈｉｐ?ｃｉｒｃｕｉｔ?ｓｔｒｕｃｔｕｒｅ??如圖１．２所示，由ＡＤＩ利用ＪＥＳＤ２０４Ｂ協(xié)議接口技術研發(fā)流片市場的??

?基于ＵＶＭ的ＪＥＳＤ２０４Ｂ高速串行接口的設計與實現(xiàn)???的可接受通道速率。通過ＳＹＳＲＥＦ和ＳＹＮＣＩＮＢ兩種輸入引腳對多器件同步進行??支持。如圖１．１所示：??ＡＶＤＤ１?ＡＶＤＤ２?ＡＶＤＤ３?ＡＶＤ０１＿ＳＲ?ＤＶＤＤ?ＤＲＶＯＯ?ＳＰＩＶＤＤ??（１．２５Ｖ）?（２ｇ／）?（３ｇ〇?（１．ｇＶ）?（１，ｇＶ）?（１．ｇＶ）?（１．８Ｖｇ３．３Ｖ）??Ｉ?ＢＵＦＦＥＲ???ＦＤ－ＡＯ＾＾ｈ?＇：???ｉ＿＿？?ｆ?｜｜?｜４?ＳＥＲＤＯＵＴＯｔ??Ｔ?．?ＤＤＣ?＾?＾?§??ＶＩＮ＋Ｂ?ＣＨ＾ｓ?／?ＡＤＣ?Ｖ—－￣Ｍ?／?Ｘ??Ｖ！Ｎ＿Ｂ￥４＾ＡＣ〇ＲＥ?ｋ?Ｔ?＾??｜ＢＵＦＦＥＲ?；?ｒ＾ｉｂｎ?：??ＶＪＰ〇〇?ｌＡＲ＾＇ＳＴ￡ＲＳｒ???：?＊?Ｉ＇?ｌ?｜?ＤＥＴａＣＴ??ｒｉｎ?；＾Ｐ＾ｒｉＳＹＮＣ，ＮＢ１??ＧＥＮＥＲＡＴＩＯＮ?Ｃ（＞＾ｒｒｙ＞Ｌ?［＾－ＱＳＹＳＲＥＦｌ??ＣＬＫ－＆ｔ＞?｜?ＳＰ？?ＣＯＮＴＲＯＬ?ｌ?＿??１?——＼?ＡＤ９６８０?ＹＳＴＢＹ??■ｏ?ｏ—ｏ—ｏ一６－－－０?１?震??ＡＧＮＤ?ＤＲＧＮＤ?ＤＧＮＤ?ＳＤＩＯ?ＳＣＬＫ?ＣＳＢ?｜??圖１．１?ＡＤ９６８０芯片電路結構??Ｆｉｇｕｒｅ?１．１?ＡＤ９６８０?Ｃｈｉｐ?ｃｉｒｃｕｉｔ?ｓｔｒｕｃｔｕｒｅ??如圖１．２所示，由ＡＤＩ利用ＪＥＳＤ２０４Ｂ協(xié)議接口技術研發(fā)流片市場的??ＡＤ９２５０，它是雙通道１４位采樣率并且支持子類１確定性延遲功能的２５０Ｍ的??ＡＤＣ［１４】。這款芯片芯片能夠?qū)崿F(xiàn)多個通道的對齊同步，它支持通道鏈路選擇使??用為１或２，

?基于ＵＶＭ的ＪＥＳＤ２０４Ｂ高速串行接口的設計與實現(xiàn)???計了一個集成了兩個基于ｊｅｓｄ２０４ｂ的ＡＤＣ的數(shù)據(jù)采集系統(tǒng)，如圖１．６所示，并??利用確定性延遲進行控制，提出了一種基于ＦＰＧＡ的通用的、靈活的同步方法。??該方法可以在頻率小于１．?８ＧＨｚ的情況下，穩(wěn)定地保持兩個２．?５Ｇｂｐｓ的ＡＤＣ在１７ｐｓ??到２２ｐｓ之間＿。??Ｔｒａｎｓｍｉｔｔｅｒ?：二：：二：：Ｒｅｃｅｉｖｅｒ??Ｉ??ｒＡＤＣ?Ｆｒａｍｅ?Ｌａｎｅ?ＳｅｒＬ?Ａｇ＇ｃ／．．?Ｒｘ?Ｆ〇ｅ＇??Ｃｏｒｅ?Ａｌｉｇｎ?ｐＨｙ?ＥＱ?Ｂｕｆｆｅｒ?Ｆｒａｍｅ??Ｎ??????＿－－丨—丨丨？廣??圖１．６確定性延遲的說明??Ｆｉｇｕｒｅ?１．６?Ｄｅｓｃｒｉｐｔｉｏｎ?ｏｆ?ｄｅｔｅｒｍｉｎｉｓｔｉｃ?ｄｅｌａｙ??２０１７?年?Ｙｕ?Ｗａｎｇ?等在《Ａｄｖａｎｃｅｓ?ｉｎ?Ｃｏｍｐｕｔｅｒ?Ｓｃｉｅｎｃｅ?Ｒｅｓｅａｒｃｈ》發(fā)表的??《Ｔｈｅ?Ｄｅｓｉｇｎ?ｏｆ?Ｈｉｇｈ?Ｓｐｅｅｄ?Ｄａｔａ?Ａｃｑｕｉｓｉｔｉｏｎ?Ｓｙｓｔｅｍ?Ｂａｓｅｄ?ｏｎ?ＪＥＳＤ２０４Ｂ》，??該設計基于經(jīng)典的ＦＰＧＡ＋ＤＳＰ＋ＡＤＣ結構的數(shù)據(jù)采集系統(tǒng)，如圖１．?７。高速ＡＤＣ是??基于ＪＥＳＤ２０４Ｂ接口的四層兩通道的高速ＡＤＣ，可以滿足高速采集、八通道高速??采樣的要求。有效地解決了傳統(tǒng)數(shù)據(jù)采集并行傳輸中的各種問題［１９］。??？?Ｋ??ｋ?－＾＿＿，??８?＼?ＡＤＣ?ＪＥＳＤ２０４Ｂ；?ＦＰＧＡ?■＊??？?ＤＳＰ??ｌ．Ｃｈ＾／?ｘ４??＿?ＳＫＩＰ?ｔ??ｌ?＾?ｔ?ｔ?ｊ?＇??ＰＸＡＳＨ?ＨＤＭＩ?

【參考文獻】：
期刊論文
[1]基于JESD204B的高速波形產(chǎn)生FMC子板設計[J]. 陳照.  電子測試. 2019(18)
[2]基于JESD204B標準的多通道數(shù)據(jù)同步傳輸設計[J]. 王松明.  現(xiàn)代雷達. 2019(08)
[3]基于JESD204B協(xié)議的寬帶ADC同步采集[J]. 趙丹,何帥,肖香彬.  信息記錄材料. 2019(08)
[4]基于JESD204B的接收端數(shù)據(jù)鏈路層設計與實現(xiàn)[J]. 付東兵,焦陽,徐洋洋,邱雅倩,姚亞峰.  微電子學. 2019(04)
[5]基于JESD204B協(xié)議的并行加解擾電路[J]. 金東強,萬書芹,陶建中,盛煒.  微電子學. 2019(04)
[6]基于JESD204B協(xié)議的ADC高速串行接口設計與實現(xiàn)[J]. 梁晨.  電子世界. 2019(10)
[7]JESD204B中的8B/10B編碼器設計[J]. 何基,蒲杰,孫偉,楊鑫.  電子世界. 2019(02)
[8]JESD204B接收系統(tǒng)同步技術研究與實現(xiàn)[J]. 宛強,郭金翠,王巍,姚亞峰.  電子器件. 2018(06)
[9]基于FPGA實現(xiàn)JESD204B高速接口設計[J]. 曹鵬飛.  無線互聯(lián)科技. 2018(23)
[10]基于JESD204B的高速串行數(shù)據(jù)收發(fā)接口設計[J]. 徐鳳萍,龔至誠,王巍.  指揮控制與仿真. 2018(05)

碩士論文
[1]10GSPS任意波形合成模塊硬件設計[D]. 李成.電子科技大學 2019
[2]JESD204B接口的研究與實現(xiàn)[D]. 趙佳.西安電子科技大學 2017
[3]基于UVM的AXI4總線協(xié)議接口IP驗證的研究與實現(xiàn)[D]. 李兆斌.暨南大學 2017
[4]基于JESD204B的波形數(shù)字化數(shù)據(jù)讀出方法研究[D]. 鄭墁煜.中國科學技術大學 2017
[5]基于JESD204B協(xié)議的高速ADC應用與研究[D]. 王尹圣.成都理工大學 2017
[6]2.5GSPS數(shù)據(jù)轉(zhuǎn)換模塊的研制[D]. 趙俊勇.電子科技大學 2017
[7]基于UVM的SPI接口IP核的驗證平臺設計[D]. 吳星星.安徽大學 2016
[8]基于JESD204B標準的高速串行接口設計與實現(xiàn)[D]. 樊周華.西安電子科技大學 2016
[9]基于8b/10b編碼技術的SerDes接口電路設計[D]. 李永乾.電子科技大學 2010



本文編號：3411186