采樣保持（S/H）電路單元作為高速高分辨率流水線型模數轉換器中的重要單元一直是研究者十分關注的重要內容。采樣保持電路用于流水線型模數轉換器的最前端,其信號精度和建立速度直接影響到整個流水線型模數轉換器的分辨率和轉換速率,同時也是采樣保持電路性能評估的主要因素。這里基于SMIC .18μm,1.8V電源電壓CMOS工藝,研究和設計一個適用于輸入信號范圍為1V,分辨率為10bit,轉換速率為180MHz流水線型模數轉換器中的采樣保持電路。在輸入滿幅度,89.20MHz正弦波,時鐘采樣率為178.57MHz的條件下,為了使ADC得到9位有效精度,要求采樣保持電路的SNR不小于59dB,ADC的SNR不小于56dB。論文介紹了采樣保持電路在流水線型模數轉換器中的功能和作用,概述了采樣保持電路的基本理論,詳細分析了采樣保持電路采樣模式和保持模式,在采樣模式下,對電荷注入效應和開關電阻的非線性進行深入研究;在保持模式下,重點建立了輸出信號建立時間的數學模型,并介紹了運算放大器的誤差和一些常用的運算放大器結構。根據理論分析和系統要求設計采樣保持電路,具體電路設計包括翻轉式采樣保持電路總體電路的設計和... 

【文章來源】：東南大學江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁數】：63 頁

【學位級別】：碩士

【部分圖文】：

PipelineADC結構框圖

4( )nδt nT∞= ∞ ∑ 號，y(t)為經過采樣后的數字信號，δ ( t)為 delta 函數， n∞= ∞∑域變換[8]，可得：1) *nnf fT Tδ∞= ∞ ∑ 圖 2.3 模擬信號采樣后所得數字信號(a) 理想采樣保持器 (b) 模擬信號 (c)采樣后的數字信號

東南大學碩士學位論文ution）當一個采樣保持電路被用在模數轉換器的前端的時候就產表示，其實分辨率正是 SNDR 的另外一種表達方式，對于最大信/ 6.02，這個即為有效比特(ENOB)。

【參考文獻】：
碩士論文
[1]低噪聲線性霍爾傳感器的研究與設計[D]. 蔚道嘉.西安電子科技大學 2020
[2]基于0.18μm CMOS工藝的高速高精度采樣保持電路的研究與設計[D]. 王永澤.重慶郵電大學 2019
[3]用于AFE的低噪聲高精度前置放大電路關鍵技術研究[D]. 王旭.西安電子科技大學 2018
[4]用于流水線ADC的采樣保持電路研究與設計[D]. 程飛鴻.重慶郵電大學 2018
[5]超高速采樣保持電路的研究與設計[D]. 汪江.合肥工業(yè)大學 2017
[6]衛(wèi)星通信系統中解調器前端的設計與實現[D]. 方蕓.北京理工大學 2015
[7]12bit 100MHz Pipeline ADC/采樣/保持電路設計[D]. 陳燕.湖南大學 2012
[8]應用于流水線ADC的開關電容放大器研究與設計[D]. 王亮.合肥工業(yè)大學 2012
[9]高速流水線ADC的MDAC電路設計[D]. 陳棟.西安電子科技大學 2012
[10]流水線ADC中采樣保持電路的研究與設計[D]. 傅玲.西安電子科技大學 2012



本文編號：3398761