本文關(guān)鍵詞：基于FPGA開(kāi)放CPU的設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：CPU是計(jì)算機(jī)系統(tǒng)控制中心,復(fù)雜程度高設(shè)計(jì)困難。對(duì)計(jì)算機(jī)專(zhuān)業(yè)的學(xué)生來(lái)說(shuō),掌握了CPU的設(shè)計(jì)基礎(chǔ)和經(jīng)驗(yàn),對(duì)今后的軟硬件開(kāi)發(fā)工作來(lái)說(shuō)會(huì)有大的幫助。所以教學(xué)CPU系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)是高等學(xué)校計(jì)算機(jī)本科專(zhuān)業(yè)課程體系的一個(gè)熱點(diǎn)。但是目前國(guó)內(nèi)高校普遍使用的教學(xué)計(jì)算機(jī),大多只能實(shí)現(xiàn)驗(yàn)證性的實(shí)驗(yàn),無(wú)法完成創(chuàng)造性的綜合設(shè)計(jì)實(shí)驗(yàn)。驗(yàn)證性實(shí)驗(yàn)?zāi)Ｊ讲荒芙o學(xué)生提供自主設(shè)計(jì)和發(fā)揮的空間。要想改變這種現(xiàn)狀就需要進(jìn)行教學(xué)CPU的研究設(shè)計(jì)。 本課題采用大規(guī)�？删幊唐骷﨔PGA為設(shè)計(jì)芯片,以TEC-XP教學(xué)實(shí)驗(yàn)計(jì)算機(jī)為硬件平臺(tái),使用當(dāng)前流行的硬件設(shè)計(jì)語(yǔ)言VHDL和ABEL語(yǔ)言進(jìn)行硬件描述。最終設(shè)計(jì)實(shí)現(xiàn)一個(gè)功能相對(duì)簡(jiǎn)單的CPU系統(tǒng),并且能夠?qū)υ撓到y(tǒng)的設(shè)計(jì)方案進(jìn)行測(cè)試和驗(yàn)證。以此設(shè)計(jì)為模板,可以針對(duì)計(jì)算機(jī)專(zhuān)業(yè)的硬件實(shí)踐教學(xué)開(kāi)設(shè)一個(gè)全新的實(shí)驗(yàn)項(xiàng)目,由學(xué)生自主設(shè)計(jì)研制CPU系統(tǒng),從而實(shí)現(xiàn)用設(shè)計(jì)的CPU構(gòu)建完成的教學(xué)計(jì)算機(jī)系統(tǒng)。 現(xiàn)場(chǎng)可編程門(mén)列陣FPGA屬于專(zhuān)用集成電路中的一種,是半定制式電路。FPGA芯片功耗低,設(shè)計(jì)方便同時(shí)修改靈活。因此采用FPGA來(lái)進(jìn)行教學(xué)設(shè)計(jì)實(shí)驗(yàn),可以方便實(shí)現(xiàn)一個(gè)簡(jiǎn)單CPU的功能設(shè)計(jì)與實(shí)現(xiàn)。TEC-XP教學(xué)計(jì)算機(jī)是清華大學(xué)科教儀器廠研制的一款針對(duì)計(jì)算機(jī)專(zhuān)業(yè)本科硬件實(shí)踐教學(xué)的實(shí)驗(yàn)臺(tái)。該實(shí)驗(yàn)平臺(tái)采取雙CPU系統(tǒng),其中由CPLD芯片完成的CPU系統(tǒng)可以實(shí)現(xiàn)計(jì)算機(jī)組成原理的部件實(shí)驗(yàn),而由FPGA芯片實(shí)現(xiàn)的CPU部分可以用來(lái)完成一個(gè)簡(jiǎn)單全新的RISC結(jié)構(gòu)的MIPS計(jì)算機(jī)CPU的設(shè)計(jì)實(shí)驗(yàn)。這2個(gè)CPU系統(tǒng)運(yùn)行同樣的指令系統(tǒng),可以確保軟件系統(tǒng)的兼容性。VHDL語(yǔ)言是功能強(qiáng)大的硬件描述語(yǔ)言,可以很靈活的實(shí)現(xiàn)完成FPGA-CPU各個(gè)模塊的功能。 FPGA-CPU的設(shè)計(jì)要求對(duì)CPU功能進(jìn)行認(rèn)真研究和學(xué)習(xí),在此基礎(chǔ)上對(duì)CPU功能提出需求建議,從而完成設(shè)計(jì)方案。從確定指令系統(tǒng)架構(gòu)開(kāi)始著手,進(jìn)行指令集、指令格式、尋址方式和執(zhí)行流程的設(shè)計(jì)和實(shí)現(xiàn)。然后對(duì)FPGA-CPU進(jìn)行整體結(jié)構(gòu)設(shè)計(jì)和細(xì)化。本課題的CPU設(shè)計(jì)可以劃分為4個(gè)邏輯部件模塊：頂層模塊、運(yùn)算器部件模塊、數(shù)據(jù)總線部件和控制器部件。由VHDL語(yǔ)言具體實(shí)現(xiàn)各個(gè)邏輯設(shè)計(jì),最后進(jìn)行硬件調(diào)試。 通過(guò)本課題的設(shè)計(jì)實(shí)現(xiàn),給學(xué)生提供一個(gè)構(gòu)建真實(shí)計(jì)算機(jī)原型的機(jī)會(huì),從而使學(xué)生在CPU設(shè)計(jì)過(guò)程中達(dá)到更深入和系統(tǒng)地理解計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)知識(shí)的目的。
【關(guān)鍵詞】：FPGA 開(kāi)放CPU TEC-XP教學(xué)機(jī)
【學(xué)位授予單位】：大連理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2014
【分類(lèi)號(hào)】：TP332
【目錄】：

• 摘要4-5
• Abstract5-9
• 1 緒論9-14
• 1.1 課題研究背景及意義9-10
• 1.2 CPU系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)的現(xiàn)狀分析10-12
• 1.2.1 目前國(guó)內(nèi)外高校的CPU設(shè)計(jì)實(shí)驗(yàn)現(xiàn)狀10-11
• 1.2.2 國(guó)內(nèi)大學(xué)CPU設(shè)計(jì)實(shí)驗(yàn)現(xiàn)狀分析11-12
• 1.2.3 CPU設(shè)計(jì)實(shí)驗(yàn)的發(fā)展趨勢(shì)12
• 1.3 課題主要研究?jī)?nèi)容12-13
• 1.4 論文章節(jié)安排13-14
• 2 FPGA-CPU系統(tǒng)總體設(shè)計(jì)14-22
• 2.1 FPGA-CPU整體設(shè)計(jì)思想和流程14-17
• 2.1.1 FPGA-CPU系統(tǒng)整體設(shè)計(jì)流程14-15
• 2.1.2 FPGA-CPU部件設(shè)計(jì)思想15-17
• 2.2 FPGA-CPU系統(tǒng)設(shè)計(jì)硬件開(kāi)發(fā)平臺(tái)選擇17-20
• 2.2.1 TEC-XP實(shí)驗(yàn)計(jì)算機(jī)17-20
• 2.2.2 FPGA20
• 2.3 硬件描述語(yǔ)言選擇20-22
• 2.3.1 ISPLEVER編程工具21
• 2.3.2 VHDL硬件描述語(yǔ)言21
• 2.3.3 ABEL硬件編程語(yǔ)言21-22
• 3 FPGA-CPU指令系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)22-33
• 3.1 TEC-XP教學(xué)計(jì)算機(jī)基本指令分析22-23
• 3.1.1 TEC-XP實(shí)驗(yàn)計(jì)算機(jī)的指令格式22
• 3.1.2 TEC-XP實(shí)驗(yàn)計(jì)算機(jī)指令分類(lèi)22-23
• 3.2 TEC-XP教學(xué)計(jì)算機(jī)的擴(kuò)展指令設(shè)計(jì)23-31
• 3.2.1 TEC-XP教學(xué)計(jì)算機(jī)擴(kuò)展指令功能與格式設(shè)計(jì)23-25
• 3.2.3 擴(kuò)展指令執(zhí)行步驟劃分與執(zhí)行流程表設(shè)計(jì)25-31
• 3.3 TEC-XP教學(xué)計(jì)算機(jī)擴(kuò)展指令系統(tǒng)實(shí)現(xiàn)31-33
• 4 FPGA-CPU邏輯結(jié)構(gòu)設(shè)計(jì)及編碼33-47
• 4.1 FPGA-CPU的邏輯結(jié)構(gòu)設(shè)計(jì)及其細(xì)化33-45
• 4.1.1 FPGA-CPU系統(tǒng)的層次與模塊設(shè)計(jì)33-37
• 4.1.2 頂層模塊CPUVHD37
• 4.1.3 運(yùn)算器部件AM290137-42
• 4.1.4 數(shù)據(jù)總線部件data_IB42-44
• 4.1.5 控制器部件44-45
• 4.2 VHDL語(yǔ)言實(shí)現(xiàn)FPGA-CPU45-47
• 5 FPGA-CPU系統(tǒng)實(shí)現(xiàn)與測(cè)試47-56
• 5.1 硬件環(huán)境配置47-48
• 5.2 綜合與實(shí)現(xiàn)48-52
• 5.3 程序運(yùn)行測(cè)試52-56
• 結(jié)論56-57
• 參考文獻(xiàn)57-59
• 致謝59-60

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前9條

1 李丞;婁淑琴;鄭毅;韋景行;朱潔麗;黎小蒙;;基于FPGA的實(shí)時(shí)互相關(guān)運(yùn)算器[J];北京交通大學(xué)學(xué)報(bào);2010年02期

2 楊楊;;基于FPGA的單周期CPU設(shè)計(jì)與實(shí)現(xiàn)[J];電腦編程技巧與維護(hù);2011年22期

3 吳秀敏;王曉蘭;方運(yùn)潭;;FPGA在硬件設(shè)計(jì)CPU中的應(yīng)用[J];高等工程教育研究;2008年S1期

4 袁春風(fēng);張澤生;蔡曉燕;楊若瑜;王帥;;計(jì)算機(jī)組成原理課程實(shí)踐教學(xué)探索[J];計(jì)算機(jī)教育;2011年17期

5 徐松林;古康;郝青鵬;;基于FPGA的可編程技術(shù)的應(yīng)用[J];信息通信;2013年10期

6 何克東;王恒才;;高性能CPU設(shè)計(jì)實(shí)驗(yàn)平臺(tái)及其應(yīng)用[J];實(shí)驗(yàn)室研究與探索;2007年12期

7 王本有;蘇守寶;汪德如;;一種基于FPGA的CPU設(shè)計(jì)[J];計(jì)算機(jī)技術(shù)與發(fā)展;2008年06期

8 肖海燕;楊建波;;基于硬件描述語(yǔ)言的簡(jiǎn)易CPU設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2011年22期

9 張晶;李佳妍;魏鳳歧;;教學(xué)型CPU的設(shè)計(jì)與實(shí)現(xiàn)[J];現(xiàn)代計(jì)算機(jī)(專(zhuān)業(yè)版);2007年10期

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前2條

1 李鵬;基于元構(gòu)件的FPGA硬件構(gòu)件設(shè)計(jì)技術(shù)研究[D];解放軍信息工程大學(xué);2011年

2 葛海通;32位高性能嵌入式CPU及平臺(tái)研發(fā)[D];浙江大學(xué);2009年

  本文關(guān)鍵詞：基于FPGA開(kāi)放CPU的設(shè)計(jì)與實(shí)現(xiàn)，，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：339067