本文關(guān)鍵詞：片上I2C總線設(shè)計，，由筆耕文化傳播整理發(fā)布。

【摘要】：由于電子電路設(shè)計和制造工藝技術(shù)突飛猛進,集成電路設(shè)計由原來的晶體管集成,變?yōu)楝F(xiàn)在廣泛的采用知識產(chǎn)權(quán)核集成。發(fā)展勢頭一路高歌猛進。進而衍生出片上系統(tǒng)技術(shù)。這種技術(shù)非常有效的減小了電子電路產(chǎn)品的開發(fā)成本,大大減少了產(chǎn)品的開發(fā)時間進而極大地增強了產(chǎn)品的市場競爭力。越來越多的芯片需要互聯(lián)互通主要歸因于集成電路技術(shù)的應(yīng)用。飛利浦公司正是基于這個原因開發(fā)了性能非常好的雙向串行總線I2C(Inter-Integrated Circuit,I2C)總線。I2C總線已經(jīng)被公認(rèn)為是國際性的總線標(biāo)準(zhǔn),在SOC中集成I2C總線控制器是大勢所趨。本文通過深入研究APB總線及I2C總線協(xié)議內(nèi)容,詳細(xì)說明了控制器的總體設(shè)計方法,給出控制器的總體設(shè)計框圖。詳細(xì)描述了各個子模塊電路的設(shè)計方案,并給出電路設(shè)計框圖及其電路的工作原理說明。詳細(xì)說明了電路的狀態(tài)轉(zhuǎn)換圖。設(shè)計出了一種帶APB接口的I2C總線控制器。通過編寫器件的仿真模型,聯(lián)合控制器電路模塊,給出testbench,進行電路的總體設(shè)計的驗證。Modelsim軟件被用來進行本設(shè)計電路的仿真和功能驗證,SMIC 0.13μm工藝庫被用來進行本設(shè)計的邏輯綜合。設(shè)計利用FPGA電路實驗板進行電路驗證。仿真及驗證結(jié)果表明,電路實現(xiàn)了預(yù)定的功能,控制器能夠按照相關(guān)的協(xié)議進行數(shù)據(jù)的傳輸,具有很好的傳輸效率。
【關(guān)鍵詞】：SOC APB總線 I2C總線控制器 FPGA
【學(xué)位授予單位】：貴州大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP336
【目錄】：

• 摘要5-6
• Abstract6-7
• 第一章 前言7-11
• 1.1 課題背景及意義7-8
• 1.2 國內(nèi)外研究現(xiàn)狀8-9
• 1.3 研究內(nèi)容9-10
• 1.4 章節(jié)安排10-11
• 第二章 APB總線及I2C總線協(xié)議分析11-26
• 2.1 AMBA APB總線概述11-15
• 2.1.1 AMBA總線概述11-13
• 2.1.2 APB總線概述13-15
• 2.1.2.1 APB狀態(tài)轉(zhuǎn)移圖13-14
• 2.1.2.2 APB寫傳輸14
• 2.1.2.3 APB讀傳輸14-15
• 2.2 I2C總線概述15-25
• 2.2.1 I2C總線定義15-16
• 2.2.2 I2C總線信號傳輸方式16-25
• 2.2.2.1 I2C位傳輸16-17
• 2.2.2.2 I2C起始、停止和重復(fù)起始傳輸條件17-18
• 2.2.2.3 I2C總線字節(jié)傳輸18
• 2.2.2.4 I2C總線傳輸響應(yīng)18-19
• 2.2.2.5 I2C總線7位地址傳輸模式19-20
• 2.2.2.6 I2C總線接.電路20-22
• 2.2.2.7 I2C總線仲裁機制22-25
• 2.3 本章小結(jié)25-26
• 第三章 基于APB接. I2C總線控制器邏輯設(shè)計26-54
• 3.1 I2C總線控制器的整體電路結(jié)構(gòu)及功能模塊劃分26-27
• 3.2 各子模塊邏輯的設(shè)計及寄存器描述27-52
• 3.2.1 APB總線接.模塊設(shè)計及寄存器描述27-29
• 3.2.1.1 APB接.模塊的邏輯設(shè)計28-29
• 3.2.1.2 主要寄存器描述29
• 3.2.2 I2C總線控制器模塊設(shè)計29-42
• 3.2.2.1 I2C總線控制器接.邏輯設(shè)計29-34
• 3.2.2.2 I2C總線控制器主狀態(tài)機邏輯設(shè)計34-41
• 3.2.2.3 I2C總線控制器中斷模塊設(shè)計41-42
• 3.2.3 FIFO電路模塊設(shè)計42-52
• 3.2.3.1 同步FIFO電路43-46
• 3.2.3.2 異步FIFO電路46-52
• 3.2.4 時鐘發(fā)生器電路模塊設(shè)計52
• 3.3 本章小結(jié)52-54
• 第四章 電路仿真及驗證54-68
• 4.1 測試流程54-55
• 4.1.1 測試的層次化54-55
• 4.2 測試平臺的構(gòu)建55-61
• 4.2.1 測試方案設(shè)計56-57
• 4.2.2 具體測試方案的實施57-61
• 4.2.3 電路邏輯綜合結(jié)果61
• 4.3 電路的FPGA實現(xiàn)61-67
• 4.3.1 FPGA驗證流程61-66
• 4.3.2 FPGA驗證實現(xiàn)66-67
• 4.4 本章小結(jié)67-68
• 第五章 總結(jié)與展望68-70
• 5.1 論文工作總結(jié)68-69
• 5.2 后續(xù)工作展望69-70
• 致謝70-71
• 參考文獻(xiàn)71-74
• 附錄：公開發(fā)表論文74-75

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前4條

1 盛磊 ,徐科軍;基于VHDL的I~2C總線控制核設(shè)計[J];單片機與嵌入式系統(tǒng)應(yīng)用;2004年05期

2 錢敏;黃秋萍;李富華;劉蓓;;基于VHDL/CPLD的I~2C串行總線控制器設(shè)計及實現(xiàn)[J];電子技術(shù)應(yīng)用;2006年08期

3 朱運航;李雪東;;基于IP核復(fù)用的SoC設(shè)計技術(shù)探討[J];微計算機信息;2006年08期

4 呂炎軍;王澤勇;;基于FPGA的I~2C總線接口設(shè)計[J];自動化技術(shù)與應(yīng)用;2006年04期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 高秋紅;時序電路的功能驗證方法和技術(shù)研究[D];北京交通大學(xué);2006年

  本文關(guān)鍵詞：片上I2C總線設(shè)計，由筆耕文化傳播整理發(fā)布。

本文編號：338988