針對可重構陣列處理器訪存數據量大、數據并行性要求高且數據全局重用少、局部性明顯的特點,提出了一種分布式Cache結構的簇內局部優(yōu)先高效互連訪問結構,該結構實現了簇內4×4個PE對4×4個Cache的并行訪問,選用Xilinx公司的ZYNQ系列芯片XC7Z045 FFG900-2進行FPGA綜合。在無沖突情況下,該互連結構支持簇內16個PE的同時讀/寫訪問,最高頻率可達221 MHz,訪存峰值帶寬為7.6 GB/s。在此結構上實現了灰度共生矩陣提取紋理圖像特征算法,數據訪存帶寬達到478.125 MB/s,運行時間為0.24 ms。 

【文章來源】：計算機工程與科學. 2020,42(04)北大核心CSCD

【文章頁數】：8 頁

【部分圖文】：

不同行訪問不同行

從PE角度看,該分布式Cache結構中每個PE可以直接訪問片上所有區(qū)域Cache,是片上共享Cache結構;物理實現上,采用4×4個獨立的Cache塊,通過簇內存儲結構實現LA區(qū)域優(yōu)先訪問,RA區(qū)域次之的優(yōu)先策略,同時利用多個Cache塊的并行存儲技術,實現簇內4×4個PE的并行訪問。當PE訪問Cache時,簇內訪問結構接受來自PE的請求,根據地址判斷是對LA區(qū)域Cache進行訪問還是RA區(qū)域Cache進行訪問,當PE訪問LA區(qū)域Cache時,優(yōu)先級最高,當PE訪問RA區(qū)域Cache時,需通過簇內訪問結構仲裁出正確的響應順序完成對RA區(qū)域Cache的操作。一旦命中簇內Cache,立即將數據返回給請求PE,若不命中,則需要通過輪詢仲裁器仲裁出一路信號通過虛通道路由器VCR0901與外存進行通信。本文設計的簇內訪問結構LPAS用于處理全局重用少、局部性明顯的視頻圖像多媒體數據時,通過在簇內配置數據訪問指令ST把PE最先訪問或經常訪問的數據放在LA的Cache中或較近距離RA的Cache中,把PE最后訪問的數據或不常訪問的數據放在離PE較遠位置RA的Cache中,這樣對于經常訪問的數據可以節(jié)省訪問較遠路徑所耗費的時間,同時,減少資源的消耗,提高訪存速度,提升并行訪問帶寬。同時,該設計硬件開銷小,并行訪問性高,可大大提高可重構陣列處理器的訪存帶寬;在應對大數據時代人工智能、計算機視覺等新興應用所要求的高實時性、高并行性以及靈活性時表現出了較好的優(yōu)勢。

簇內局部優(yōu)先訪問結構

【參考文獻】：
期刊論文
[1]陣列處理器分布式存儲的簇內全訪問結構設計[J]. 蔣林,劉鵬,山蕊,劉陽.  西安科技大學學報. 2018(04)
[2]可重構視頻陣列處理器簇內存儲結構設計與實現[J]. 郭佳樂,蔣林,山蕊,崔朋飛,武鑫.  微電子學與計算機. 2017(09)
[3]面向X86多核處理器的數據流程序任務調度與緩存優(yōu)化[J]. 唐九飛,李鶴,于俊清.  中國科學技術大學學報. 2016(03)



本文編號：3389358