多核處理器（Chip Multi-Processors,CMP）相比單核處理器具有功耗低、復(fù)雜度小、可擴(kuò)展性好和性價(jià)比高等優(yōu)勢,已成為工業(yè)界和學(xué)術(shù)界的主流微處理器體系結(jié)構(gòu)。近來在服務(wù)器和數(shù)據(jù)中心等領(lǐng)域,服務(wù)聚合（Server Consolidation）和虛擬計(jì)算（Virtual Computing）成為趨勢,使多樣化的多道程序負(fù)載成為CMP平臺(tái)上的主要負(fù)載形式。多核處理器多采用相對簡單的處理器核,設(shè)計(jì)復(fù)雜性和性能瓶頸主要集中在存儲(chǔ)系統(tǒng)上。隨著半導(dǎo)體制造工藝進(jìn)入納米時(shí)代,多核處理器平臺(tái)上的層次Cache系統(tǒng)面臨著片外訪問延遲大、片外訪問帶寬有限、負(fù)載多樣化、片上互連線延遲不斷增長和應(yīng)用間負(fù)面相互干擾等挑戰(zhàn)。片上層次Cache系統(tǒng)特別是非一級(jí)Cache（Non-First Level Cache）已成為當(dāng)前多核處理器平臺(tái)上的重要課題之一。Cache系統(tǒng)的有效性和多核處理器的系統(tǒng)性能與Cache上承受的Cache訪問行為密切相關(guān)。分析Cache系統(tǒng)上的Cache訪問行為特性對于研究多核處理器Cache系統(tǒng)的優(yōu)化、管理機(jī)制有重要意義。本文針對多核處理器中片上非一級(jí)Cache的訪問行為分析方法... 

【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁數(shù)】：160 頁

【學(xué)位級(jí)別】：博士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題背景
        1.1.1 多核處理器成為主流
        1.1.2 應(yīng)用聚合的趨勢
        1.1.3 存儲(chǔ)墻仍是問題
    1.2 課題研究內(nèi)容
        1.2.1 片上非一級(jí)Cache 訪問行為分析方法
        1.2.2 片上非一級(jí)Cache 優(yōu)化機(jī)制
    1.3 論文主要工作及創(chuàng)新
    1.4 論文結(jié)構(gòu)
第二章 多核處理器片上非一級(jí)Cache 優(yōu)化機(jī)制概述
    2.1 Cache 基本概念
        2.1.1 CPI 計(jì)算公式
        2.1.2 Cache 替換與放置
        2.1.3 LRU 棧與棧距離直方圖SDH
    2.2 多核處理器片上非一級(jí)Cache 組織方式
        2.2.1 多核處理器片上非一級(jí)Cache 組織方式分類
        2.2.2 片上Cache 空間共享對多核處理器系統(tǒng)性能的影響
        2.2.3 非一致Cache 結(jié)構(gòu)
    2.3 多核處理器片上非一級(jí)共享Cache 優(yōu)化
        2.3.1 Cache 劃分機(jī)制
        2.3.2 Cache 替換策略
        2.3.3 分布式共享Cache 優(yōu)化
    2.4 多核處理器片上非一級(jí)私有Cache 優(yōu)化
    2.5 多核處理器片上非一級(jí)混合Cache 組織方式優(yōu)化
    2.6 小結(jié)
第三章 多核處理器片上Cache 訪問行為分析方法
    3.1 CMP 在線應(yīng)用Cache 行為識(shí)別方法OABI
        3.1.1 相關(guān)研究
        3.1.2 理論分析
        3.1.3 應(yīng)用Cache 行為類型
        3.1.4 在線應(yīng)用Cache 行為類型識(shí)別
        3.1.5 SPEC CPU2006 基準(zhǔn)測試程序Cache 行為類型識(shí)別
        3.1.6 硬件開銷
    3.2 Cache 組訪問壓力測量方法
    3.3 實(shí)驗(yàn)方法
        3.3.1 實(shí)驗(yàn)配置
        3.3.2 實(shí)驗(yàn)負(fù)載
        3.3.3 評(píng)價(jià)指標(biāo)
    3.4 小結(jié)
第四章 應(yīng)用行為感知的CMP 共享LLC 替換策略BIIP
    4.1 引言
    4.2 BIIP 機(jī)制
        4.2.1 基本思想與總體結(jié)構(gòu)
        4.2.2 BIIP 策略族
    4.3 實(shí)驗(yàn)結(jié)果與分析
        4.3.1 系統(tǒng)性能實(shí)驗(yàn)結(jié)果
        4.3.2 失效率實(shí)驗(yàn)結(jié)果
        4.3.3 參數(shù)敏感性
        4.3.4 Cache 配置敏感性
        4.3.5 BIIP 隨系統(tǒng)規(guī)模的擴(kuò)展性
        4.3.6 多線程負(fù)載下的性能
    4.4 硬件開銷
    4.5 小結(jié)
第五章 應(yīng)用行為感知的CMP 私有LLC 優(yōu)化機(jī)制BICS
    5.1 引言
    5.2 BICS 機(jī)制
        5.2.1 總體結(jié)構(gòu)
        5.2.2 基本思想
        5.2.3 溢出決定算法
        5.2.4 溢出實(shí)現(xiàn)
    5.3 實(shí)驗(yàn)結(jié)果與分析
        5.3.1 系統(tǒng)性能實(shí)驗(yàn)結(jié)果
        5.3.2 存儲(chǔ)訪問分析
        5.3.3 Cache 配置敏感性
        5.3.4 BICS 隨系統(tǒng)規(guī)模的擴(kuò)展性
        5.3.5 與DSR 比較
        5.3.6 多線程負(fù)載下的性能
    5.4 BICS 參數(shù)敏感性分析
        5.4.1 BICS 對RSTR 的敏感性
        5.4.2 BICS 對m 的敏感性
        5.4.3 BICS 對k 的敏感性
        5.4.4 BICS 對Thr_(LW) 和Th_(rI) 的敏感性
    5.5 硬件開銷
    5.6 小結(jié)
第六章 Cache 組訪問壓力感知的CMP 私有LLC 優(yōu)化機(jī)制BP-NUCA
    6.1 BP-NUCA 機(jī)制
        6.1.1 總體結(jié)構(gòu)
        6.1.2 基本思想
        6.1.3 遷移實(shí)現(xiàn)機(jī)制
        6.1.4 討論
    6.2 實(shí)驗(yàn)結(jié)果與分析
        6.2.1 系統(tǒng)性能實(shí)驗(yàn)結(jié)果
        6.2.2 存儲(chǔ)訪問分析
        6.2.3 參數(shù)敏感性分析
        6.2.4 Cache 配置敏感性
        6.2.5 BP-NUCA 隨系統(tǒng)規(guī)模的擴(kuò)展性
        6.2.6 與DSR 比較
        6.2.7 BICS 與BP-NUCA 的比較
        6.2.8 多線程負(fù)載下的性能
    6.3 硬件開銷
    6.4 小結(jié)
第七章 非均勻組間訪問分布對CMP 系統(tǒng)性能的影響
    7.1 非均勻組間訪問分布
    7.2 相關(guān)研究
    7.3 單核上的分布優(yōu)化機(jī)制
        7.3.1 SBC 優(yōu)化機(jī)制
        7.3.2 SBC 機(jī)制評(píng)估
    7.4 CMP 上的分布優(yōu)化機(jī)制
        7.4.1 集中共享Cache
        7.4.2 私有Cache
    7.5 實(shí)驗(yàn)結(jié)果與發(fā)現(xiàn)
        7.5.1 共享Cache 的實(shí)驗(yàn)結(jié)果
        7.5.2 私有Cache 組織方式的實(shí)驗(yàn)結(jié)果
    7.6 小結(jié)
第八章 結(jié)束語
    8.1 工作總結(jié)
    8.2 研究展望
致謝
參考文獻(xiàn)
作者在學(xué)期間取得的學(xué)術(shù)成果
附錄A 縮略表



本文編號(hào)：3377935