芯片的集成度的提高,傳統(tǒng)的ASIC（Application Specific Integrated Circuit,專用集成電路）獨立的模塊已經(jīng)不能滿足系統(tǒng)的需求,SOC（System On Chip）芯片應運而生。SOC能集成嵌入式軟件和硬件,提高了系統(tǒng)的性能,傳統(tǒng)的電子設計系統(tǒng)已經(jīng)產(chǎn)生了巨大的變化,板級的電路調(diào)試轉向片內(nèi)的調(diào)試,調(diào)試的難度逐步增大,尤其是對嵌入式軟件的調(diào)試。在SOC芯片流片之后,系統(tǒng)的調(diào)試任務大部分集中在嵌入式軟件調(diào)試,方便的嵌入式軟件調(diào)試器無疑至關重要。本文研究了嵌入式系統(tǒng)調(diào)試器的實現(xiàn)。8051作為廣泛應用的微處理器,在大量的SOC上得到了應用,同時北京市嵌入式系統(tǒng)實驗室擁有8051軟核IP,有多款芯片是基于8051核的SOC設計,本課題就是要研究并且實現(xiàn)一款針對8051的廉價的調(diào)試器,方便軟件的開發(fā),降低系統(tǒng)開發(fā)成本。在本課題中,目標機是8051的嵌入式系統(tǒng),其中8051的調(diào)試接口為OCI,通信方式為JTAG（Joint Test Action Group）。在宿主機端采用使用最為廣泛的Keil C軟件,符合大多數(shù)用戶的使用習慣。從系統(tǒng)的成本和課題的復雜度兩方面... 

【文章來源】：北京工業(yè)大學北京市 211工程院校

【文章頁數(shù)】：78 頁

【學位級別】：碩士

【部分圖文】：

基于操作系統(tǒng)調(diào)試器結構

第 2 章 嵌入式 Debugger 系統(tǒng)介紹2.2 硬件調(diào)試器大多數(shù)的嵌入式處理器廠商均會提供硬件仿真器（Emulator）以調(diào)試環(huán)境。這是最常用的嵌入式系統(tǒng)軟件調(diào)試手段。這種調(diào)試器是器內(nèi)部嵌入額外的控制模塊，當調(diào)試器滿足特定的觸發(fā)條件時，處試狀態(tài)。在調(diào)試狀態(tài)下，被調(diào)試程序停止運行，主機的調(diào)試器可以部特設的通信接口訪問處理器的資源(例如寄存器、存儲器等)并執(zhí)實現(xiàn)宿主機通信端口與目標機調(diào)試通信端口結構的匹配，二者之間信號轉換的電路，如圖 2-2 所示。圖中的調(diào)試器就是起信號轉換作內(nèi)嵌的控制模塊以基于微碼的監(jiān)控器或純硬件資源的形式存在。

第 3 章 OCI 結構綜述的數(shù)據(jù)。Trigger 模塊根據(jù)接收的 JTAG 數(shù)據(jù)和輸入的寄存器接口做比較，判斷當前系統(tǒng)是否滿足觸發(fā)的條件，當滿足觸發(fā)條件時，就把 TrigOn 信號置高。JTAG 的數(shù)據(jù)來自用戶的調(diào)試器中設定的觸發(fā)條件，用戶通過設置觸發(fā)記錄想要記錄的一段運行狀態(tài)。Debug 向 8051 核發(fā)送調(diào)試請求，單步調(diào)試和順序執(zhí)行功能。


本文編號：3376174