現(xiàn)代高性能計(jì)算機(jī)系統(tǒng)通常采用處理器和存儲(chǔ)器相分離的結(jié)構(gòu)設(shè)計(jì),即以處理器為中心、通過(guò)層次式Cache和復(fù)雜存儲(chǔ)互連網(wǎng)絡(luò)把分離的處理器和存儲(chǔ)器相連接。在分離結(jié)構(gòu)設(shè)計(jì)中,處理器以高速度為設(shè)計(jì)目標(biāo)、存儲(chǔ)器以高集成度為設(shè)計(jì)目標(biāo),不同的目標(biāo)追求導(dǎo)致不同的發(fā)展趨勢(shì),并且隨著工藝水平的進(jìn)步和處理器體系結(jié)構(gòu)的發(fā)展,處理器和存儲(chǔ)器之間的速度差距越來(lái)越大,形成“存儲(chǔ)墻”,而在分離結(jié)構(gòu)中,大量的芯片資源則用于緩解日益增大的速度差距。PIM技術(shù)把處理器和存儲(chǔ)器緊密結(jié)合在一個(gè)芯片上,把分離的結(jié)構(gòu)統(tǒng)一起來(lái),具有高訪存帶寬、低訪存延時(shí)、低功耗的優(yōu)點(diǎn),成為解決“存儲(chǔ)墻”問(wèn)題的一種有效方法。當(dāng)前基于PIM技術(shù)的研究主要有:PIM微體系結(jié)構(gòu)研究、PIM并行體系結(jié)構(gòu)研究、PIM編程模型研究以及基于PIM的編譯優(yōu)化技術(shù)研究等方面,研究的出發(fā)點(diǎn)是為了最大限度發(fā)揮PIM高帶寬、低延遲的結(jié)構(gòu)特性。我們的研究重點(diǎn)集中在兩個(gè)方面:一是PIM微體系結(jié)構(gòu)研究,即PIM中的處理器采用何種結(jié)構(gòu)才能充分發(fā)揮PIM高帶寬、低延遲的結(jié)構(gòu)特點(diǎn)是我們的研究重點(diǎn)之一;另一方面是PIM并行系統(tǒng)相關(guān)問(wèn)題的研究。文章通過(guò)對(duì)面向科學(xué)計(jì)算的PIM體系結(jié)構(gòu)研究,提出并... 

【文章來(lái)源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：125 頁(yè)

【學(xué)位級(jí)別】：博士

【圖文】：

BT、SP和LU的主流程圖

【參考文獻(xiàn)】：
期刊論文
[1]高生產(chǎn)率計(jì)算系統(tǒng)[J]. 孟丹,張志宏,陳明宇.  計(jì)算機(jī)研究與發(fā)展. 2005(04)
[2]統(tǒng)一緩存:基于用戶層通信的合作緩存技術(shù)[J]. 張悠慧,汪東升,鄭緯民.  計(jì)算機(jī)研究與發(fā)展. 2003(07)



本文編號(hào)：3373033