BISR的本質(zhì)是自動實現(xiàn)電路內(nèi)部糾錯的功能。為監(jiān)督SRAM中176bit寬的并行數(shù)據(jù),本文提出一種基于擴展?jié)h明碼的BISR電路優(yōu)化技術(shù)。本文工作主要目標有二:一是基于XOR運算的可交換性原理來構(gòu)造可合并項的特征圖,梳理XOR-Tree之后盡量共用電路單元,比較優(yōu)化前和優(yōu)化后所需要的XOR數(shù);二是應用TSMC 90nm工藝庫,在優(yōu)化XOR-Tree的基礎上,進行物理層設計電路,詳細地分析與改進具體的設計。論文的主要內(nèi)容有四:（1）研究了ECC技術(shù)的發(fā)展歷史以及ECC技術(shù)目前所取得的成就,分析了目前技術(shù)的主要優(yōu)缺點,達到了對ECC技術(shù)的基本掌握;（2）針對目前主流的編解碼技術(shù),通過分析項目的實際情況,比較幾種算法;（3）參考前人所做工作,設計出輸入輸出陣列圖,以便分析XOR-Tree結(jié)構(gòu),在保證電路功能不變的情況下,精簡電路所使用的邏輯單元;（4）對電路進行了物理層次設計,主要針對時序、面積以及功耗進行了分析和優(yōu)化,對比了優(yōu)化前和優(yōu)化后的結(jié)果,指出了進一步優(yōu)化電路的建議和想法。仿真結(jié)果的關(guān)鍵數(shù)據(jù)顯示,時延與面積分別降低了約28%和約35%,功耗也有顯著的降低,約36%。最終版圖后時延為1.... 

【文章來源】：蘇州大學江蘇省 211工程院校

【文章頁數(shù)】：63 頁

【學位級別】：碩士

【部分圖文】：

SoC中各種邏輯的比重

圖 1-3 rSRAM 結(jié)構(gòu)照片面積以及制造成本都沒有受到太大的影響。這些電容儲存單元時所需的電荷數(shù)量，因而降低了在任何給定nm 技術(shù)制造出含有 rSRAM 新單元的測試芯片，并對輻射被測試的芯片，同時，測量出了最終的軟故障由美國著名的 Los Alamos 國家實驗室中子散射中心的軟故障發(fā)生率比常規(guī) SRAM 單元低大約 250 倍且，幾乎可以完全抵抗由中子引發(fā)的軟故障。 rSRAM 技術(shù)在制造上暫時不具有通用性，并且，不能夠大范圍的推廣。

.1 解析冗余思想所謂解析冗余，是指被診斷對象的可測變量之間（例如輸入與輸出間、輸出與輸間，以及輸入與輸入間）存在著的冗余函數(shù)關(guān)系。一般而言，冗余是將相同的功能計在兩個或兩個以上位置中，如果一個地方的數(shù)據(jù)有問題，另外一個地方的數(shù)據(jù)就自動承擔起，修復有問題數(shù)據(jù)的任務，使系統(tǒng)正常運轉(zhuǎn)。在出現(xiàn)問題的時候，需要開始設置的冗余進行解析，以獲得正確的數(shù)據(jù)[24-25]。解析冗余的原理如圖 2-1 所示。首先，原始數(shù)據(jù)會有兩個作用，一是存儲在器件面；另外，通過一定的算法計算出冗余項。此時，冗余項也會在存儲在器件里面是在另外一個位置。在需要存儲的數(shù)據(jù)時，需要同時將存儲數(shù)據(jù)和冗余項讀取出來，再通過解析冗余法，將正確的數(shù)據(jù)解算出來，然后才能被上一級系統(tǒng)應用。


本文編號：3365433