<正>針對(duì)圖形渲染管線（GPU）中光柵化模塊對(duì)多格式除法運(yùn)算的要求,本設(shè)計(jì)在現(xiàn)有牛頓迭代除法器基礎(chǔ)上對(duì)牛頓迭代除法器進(jìn)行改進(jìn),降低除法器運(yùn)算功耗、提升運(yùn)算速率、減小精度誤差,提高除法器整體性能。同時(shí)擴(kuò)展出適合于光柵化掃描模塊的多格式定點(diǎn)除法器。硬件上實(shí)現(xiàn)了多種格式定點(diǎn)數(shù)除法運(yùn)算,驗(yàn)證環(huán)境采用 

【文章來(lái)源】：電子世界. 2020,(05)

【文章頁(yè)數(shù)】：2 頁(yè)

【部分圖文】：

牛頓除法器框圖

為驗(yàn)證多格式定點(diǎn)除法器結(jié)果的正確性，使用System Verilog語(yǔ)言搭建了驗(yàn)證平臺(tái)。驗(yàn)證平臺(tái)中，輸出激勵(lì)產(chǎn)生待測(cè)數(shù)據(jù)、數(shù)據(jù)類型及數(shù)據(jù)均為隨機(jī)生成；DUT為除法器的硬件電路；參考模型為使用System Verilog編寫(xiě)的行為模型；輸出響應(yīng)為除法器的輸出結(jié)果。最終將DUT與參考模型的結(jié)果進(jìn)行對(duì)比以得出結(jié)論。多格式定點(diǎn)除法器采用5000組隨機(jī)定點(diǎn)數(shù)進(jìn)行驗(yàn)證，對(duì)DUT和參考模型的結(jié)果進(jìn)行了打印和比對(duì)，其誤差小于1.2E-10，驗(yàn)證了除法器運(yùn)算結(jié)果的正確性，并滿足光柵化模塊對(duì)定點(diǎn)除法器的精度要求。

多格式定點(diǎn)除法器應(yīng)用于光柵化插值模塊并進(jìn)行相應(yīng)插值運(yùn)算，計(jì)算精度更加準(zhǔn)確，誤差小。針對(duì)光柵化模塊的三角形插值運(yùn)算，多格式定點(diǎn)除法器針對(duì)光柵化掃描插值模塊的紋理屬性進(jìn)行(24-8)/(8-24)的格式運(yùn)算、插值系數(shù)進(jìn)行(24-8)/(24-8)格式運(yùn)算、顏色屬性進(jìn)行(24-8)/(24-8)格式運(yùn)算。本設(shè)計(jì)采用Modeslim仿真工具進(jìn)行硬件功能驗(yàn)證，針對(duì)不同格式的數(shù)據(jù)進(jìn)行大量運(yùn)算，其中Opcode分別取值為010、011、001三種運(yùn)算類型進(jìn)行驗(yàn)證，由于多格式定點(diǎn)除法器每六個(gè)周期計(jì)算出一個(gè)結(jié)果，故每隔六個(gè)周期打印最終結(jié)果。同時(shí)采用SV語(yǔ)言搭建驗(yàn)證平臺(tái)對(duì)相同的數(shù)據(jù)進(jìn)行測(cè)試，打印最終結(jié)果與Modeslim仿真結(jié)果進(jìn)行對(duì)比，仿真結(jié)果如圖3(a)所示。經(jīng)上百組數(shù)據(jù)對(duì)比驗(yàn)證，誤差小于0.001，詳細(xì)數(shù)據(jù)仿真驗(yàn)證以及誤差分析如圖3(b)所示：圖3(b)測(cè)量值與理論值誤差分析


本文編號(hào)：3322280