現(xiàn)代IC設(shè)計(jì)中，隨著設(shè)計(jì)規(guī)模的擴(kuò)大和復(fù)雜度的增長，驗(yàn)證成為最嚴(yán)峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設(shè)計(jì)中，很難用單一的驗(yàn)證方法來對(duì)復(fù)雜芯片進(jìn)行有效的驗(yàn)證，為了將設(shè)計(jì)錯(cuò)誤減少到可接受的最小量，需要將一系列的驗(yàn)證方法和工具結(jié)合起來。在64位全定制嵌入式CPU設(shè)計(jì)過程中，使用了多種驗(yàn)證技術(shù)和方法，并將FPGA驗(yàn)證作為ASIC驗(yàn)證的重要補(bǔ)充，加強(qiáng)了設(shè)計(jì)正確的可靠性。論文首先介紹了64位CPU的結(jié)構(gòu)，結(jié)合選用的Xilinx的Virtex^TM-4系列XC4VLX60器件，制定了FPGA驗(yàn)證策略。根據(jù)64位CPU設(shè)計(jì)的特點(diǎn)，分析和研究了FPGA驗(yàn)證平臺(tái)建立中所遇到的問題：RTL代碼的分割和轉(zhuǎn)換，F(xiàn)PGA實(shí)現(xiàn)中的問題和最后的調(diào)試。通過選取合適的器件和工具，根據(jù)所定制的驗(yàn)證策略實(shí)現(xiàn)了基于FPGA的64位CPU驗(yàn)證環(huán)境，并利用所建立的驗(yàn)證環(huán)境對(duì)CPU進(jìn)行驗(yàn)證，包括用ChipScope進(jìn)行信號(hào)追蹤、基于串口的調(diào)試機(jī)制及用Perl實(shí)現(xiàn)驗(yàn)證的自動(dòng)化處理。最后對(duì)目前論文工作進(jìn)行了總結(jié)，得出了一些FPGA驗(yàn)證工作的初步認(rèn)識(shí)。并提出了下一步工作的方向。 

【文章來源】：同濟(jì)大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：86 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

FPGA驗(yàn)證策略

第二章64位CPU的FPGA驗(yàn)證環(huán)境建立和Certify解決方案緊密聯(lián)系的還有Synplieity的HDLAnalyst公用程序。這個(gè)工具會(huì)自動(dòng)產(chǎn)生與技術(shù)無關(guān)的高級(jí)分層模塊示意圖以及在綜合之后對(duì)應(yīng)的門級(jí)原理圖。Certify和HDLAnalyst應(yīng)用程序支持HDL源代碼和模塊級(jí)及門級(jí)原理圖之間的完全雙向交互探測(cè)，從而使設(shè)計(jì)人員能夠快速瀏覽設(shè)計(jì)，盡快確定所需要信號(hào)和邏輯功能的位置。下圖3.1所示為構(gòu)成原型板的FPGA。這些虛擬元件中的每一個(gè)都有兩個(gè)相關(guān)“溫度計(jì)型”的顯示器:一個(gè)顯示刀0的利用情況，另一個(gè)顯示器件的面積/資源利用率。Certify軟件能夠根據(jù)相關(guān)1/0和邏輯資源以及FPGA和FPGA之間路由資源的情況，進(jìn)行自動(dòng)引腳分配，并利用它先進(jìn)的快速劃分技術(shù)(QPT)自動(dòng)實(shí)現(xiàn)首過(first一Pass)劃分。用戶也可以選擇交互式劃分(通過簡單地把代碼模塊拖動(dòng)到不同的FPGA上來完成)，或者也可以混合使用上述兩種技術(shù)。降光穿蓄乏霖才禁公飯誣猛森石一翩氣

速運(yùn)行;存儲(chǔ)的數(shù)據(jù)可以用作對(duì)復(fù)雜邏輯或代碼進(jìn)行后處理分析:能夠邏輯組合觸發(fā)、序列觸發(fā)來精確定位系統(tǒng)的運(yùn)行情況，定位故障點(diǎn);可以將所需要的信息顯示，而不是雜亂的二進(jìn)制代碼流。邏輯分析儀的原理如圖3.6，以TektronixLA為例:


本文編號(hào)：3217455