人工智能技術(shù)已逐步進(jìn)入人們的生活,隨著網(wǎng)絡(luò)的廣泛應(yīng)用,人工智能技術(shù)已經(jīng)滲透到各行各業(yè)。隨著人工智能技術(shù)中算法的規(guī)模和復(fù)雜性不斷增加,傳統(tǒng)的計(jì)算架構(gòu)已經(jīng)難以滿足當(dāng)前海量的數(shù)據(jù)計(jì)算需求,因此,人們開始構(gòu)建新的計(jì)算架構(gòu)來提升人工智能處理平臺(tái)的性能。為了提高人工智能處理平臺(tái)的計(jì)算性能,本文首先設(shè)計(jì)了國產(chǎn)兆芯-FPGA人工智能處理平臺(tái),本文解決了兆芯CPU與多塊DE10-Standard開發(fā)板數(shù)據(jù)傳輸?shù)膯栴},并通過硬件描述語言設(shè)計(jì)了浮點(diǎn)數(shù)矩陣乘法系統(tǒng),最后在此系統(tǒng)中實(shí)現(xiàn)了一組浮點(diǎn)矩陣的乘法運(yùn)算。為了更好的利用國產(chǎn)兆芯-FPGA中硬件資源并實(shí)現(xiàn)更高的性能,本文設(shè)計(jì)了一種深度流水的OpenCL內(nèi)核加速系統(tǒng)框架,這種框架能夠跨越算法中的不同層執(zhí)行加速操作,而無需重新對(duì)FPGA進(jìn)行編程。本設(shè)計(jì)主要針對(duì)YOLOv2算法中的卷積層、池化層和歸一化層進(jìn)行并行加速。由于本文工作是首次針對(duì)國產(chǎn)兆芯-FPGA基于OpenCL的YOLOv2算法加速系統(tǒng)的研究,為了與其他基于高端FPGA的設(shè)計(jì)進(jìn)行比較,本文分別在Xilinx Zynq-7000 FPGA的加速系統(tǒng)平臺(tái)和本文設(shè)計(jì)的加速系統(tǒng)平臺(tái)上分別進(jìn)行手寫體識(shí)別的試驗(yàn),... 

【文章來源】：中國電子科技集團(tuán)公司電子科學(xué)研究院北京市

【文章頁數(shù)】：65 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
注釋表
縮略詞
第一章 緒論
    1.1 引言
    1.2 研究意義
    1.3 研究現(xiàn)狀
        1.3.1 異構(gòu)處理平臺(tái)
        1.3.2 人工智能算法
        1.3.3 異構(gòu)編程框架
    1.4 本文研究內(nèi)容
第二章 人工智能處理平臺(tái)設(shè)計(jì)
    2.1 處理平臺(tái)整體架構(gòu)設(shè)計(jì)
    2.2 處理平臺(tái)的通信方式設(shè)計(jì)
    2.3 基于FPGA邏輯的浮點(diǎn)數(shù)矩陣乘法優(yōu)化設(shè)計(jì)
    2.4 本章小結(jié)
第三章 基于人工智能處理平臺(tái)的優(yōu)化算法實(shí)現(xiàn)
    3.1 YOLOv2算法簡介
    3.2 YOLOv2并行計(jì)算設(shè)計(jì)
        3.2.1 算法加速整體框架
        3.2.2 卷積層加速
        3.2.3 池化層加速
        3.2.4 歸一化層加速
    3.3 本章小結(jié)
第四章 實(shí)驗(yàn)與分析
    4.1 實(shí)驗(yàn)環(huán)境
    4.2 實(shí)驗(yàn)方案
        4.2.1 本平臺(tái)未使用并行加速的實(shí)驗(yàn)測(cè)試
        4.2.2 本平臺(tái)使用并行加速的實(shí)驗(yàn)測(cè)試
        4.2.3 其他FPGA平臺(tái)加速的實(shí)驗(yàn)測(cè)試
    4.3 實(shí)驗(yàn)結(jié)論與分析
    4.4 本章小結(jié)
第五章 結(jié)論與展望
    5.1 研究結(jié)論
    5.2 展望
參考文獻(xiàn)
致謝
在學(xué)期間發(fā)表的學(xué)術(shù)論文及取得的研究成果


【參考文獻(xiàn)】：
期刊論文
[1]基于深度學(xué)習(xí)的場(chǎng)景數(shù)字檢出[J]. 王璠,丁軍航,徐世許.  制造業(yè)自動(dòng)化. 2019(03)
[2]基于深度學(xué)習(xí)的復(fù)雜背景下茶葉嫩芽檢測(cè)算法[J]. 孫肖肖,牟少敏,許永玉,曹旨昊,蘇婷婷.  河北大學(xué)學(xué)報(bào)(自然科學(xué)版). 2019(02)
[3]基于TINY-YOLO的嵌入式人臉檢測(cè)系統(tǒng)設(shè)計(jì)[J]. 游忍,周春燕,劉明華,邵延華,展華益.  工業(yè)控制計(jì)算機(jī). 2019(03)
[4]Attention-YOLO:引入注意力機(jī)制的YOLO檢測(cè)算法[J]. 徐誠極,王曉峰,楊亞東.  計(jì)算機(jī)工程與應(yīng)用. 2019(06)
[5]基于YOLO的小型動(dòng)物識(shí)別系統(tǒng)設(shè)計(jì)[J]. 周文萱,胡龍?zhí)?張敏,方宇濤,李欣鈺.  計(jì)算機(jī)時(shí)代. 2019(03)
[6]基于流水線高斯粒子濾波的無人機(jī)姿態(tài)估計(jì)算法及FPGA實(shí)現(xiàn)[J]. 王義平,王佳輝,薛雅麗.  電光與控制. 2019(02)
[7]基于FPGA的嵌入式通信系統(tǒng)核心模塊設(shè)計(jì)[J]. 楊勝利,李超,余亮.  現(xiàn)代電子技術(shù). 2018(22)
[8]基于GPS的智能車自動(dòng)駕駛系統(tǒng)的研制[J]. 李延斌,牛雷,佟賀.  電子產(chǎn)品世界. 2018(11)
[9]谷歌Tensorflow框架在自動(dòng)駕駛汽車車輛識(shí)別功能中的應(yīng)用[J]. 吳麗華.  汽車實(shí)用技術(shù). 2018(20)
[10]PCB板級(jí)電路中高效散熱結(jié)構(gòu)的優(yōu)化設(shè)計(jì)[J]. 劉維紅,李丹.  半導(dǎo)體光電. 2018(05)

博士論文
[1]CPU-GPGPU共享最后一級(jí)緩存架構(gòu)中的數(shù)據(jù)共享優(yōu)化研究[D]. 俞立呈.浙江大學(xué) 2018
[2]混合異構(gòu)架構(gòu)上的生物大數(shù)據(jù)并行計(jì)算研究[D]. 蘭海東.山東大學(xué) 2018
[3]非線性協(xié)整時(shí)間序列的非參數(shù)方法及其應(yīng)用研究[D]. 舒曉惠.暨南大學(xué) 2010

碩士論文
[1]基于卷積神經(jīng)網(wǎng)絡(luò)的單目圖像深度估計(jì)研究[D]. 朱沛賢.南京郵電大學(xué) 2018
[2]基于異構(gòu)處理器的深度卷積神經(jīng)網(wǎng)絡(luò)加速系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 姜典坤.北京交通大學(xué) 2018



本文編號(hào)：3205116