多核SoC綜合利用了多處理器的數(shù)據(jù)并行處理能力以及SoC的高度集成能力,在當前高性能嵌入式系統(tǒng)中獲得廣泛應用。在多核體系結構中,高效的通信機制是多核處理器獲得高性能的重要保障。QDSP是一款研制中的異構多核芯片,內含四個YHFT-DSP/800內核和一個32位RISC核。在該多核芯片中設計了一種靈活的層次化互連通信結構:通過CrossBar結構實現(xiàn)了片內4個DSP核的星形互連,通過掛接在CrossBar上的PCI-E高速鏈路實現(xiàn)了與其他QDSP芯片的片間互連。首先,本文針對該互連通信結構,設計了基于報文的互連通信協(xié)議Qlink,它支持片內、片間讀寫事務,其中片內寫允許多播傳輸,片間讀寫支持源路由和XY維序路由。為了支持Qlink互連通信協(xié)議,本文設計實現(xiàn)了DSP核間的互連通信接口link。link接口驅董DSP核內的EDMA與核間的CrossBar實現(xiàn)了片內和片間的批量數(shù)據(jù)傳輸。link接口的數(shù)據(jù)位寬為16位,包含全雙工的發(fā)送器和接收器,發(fā)送器和接收器中均設有FIFO結構的緩沖器以平滑數(shù)據(jù)傳輸。為了實現(xiàn)對讀事務的非阻塞處理,在link接口中設計了一個深度為4的讀事務匹配動態(tài)鏈表。為便于... 

【文章來源】：國防科技大學湖南省 211工程院校 985工程院校

【文章頁數(shù)】：89 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 課題研究背景
        1.1.1 單核DSP的研究現(xiàn)狀
        1.1.2 項目背景:異構多核QDSP
    1.2 多核SOC的發(fā)展現(xiàn)狀
    1.3 多核SOC通信技術
        1.3.1 總線共享Cache方式
        1.3.2 片上總線
        1.3.3 片上網(wǎng)絡
    1.4 本文研究的主要內容、目的及意義
    1.5 本文的結構
第二章 異構多核DSP通信機制Qlink概述
    2.1 Qlink通信機制設計思想和總體結構
        2.1.1 設計思想
        2.1.2 總體結構
    2.2 拓撲結構和路由策略
        2.2.1 拓撲結構
        2.2.2 路由策略
    2.3 交換技術
    2.4 報文協(xié)議
        2.4.1 本地報文格式
        2.4.2 配置報文格式
        2.4.3 全局報文格式
    2.5 通信接口link
    2.6 Crossbar
    2.7 全局鏈路
        2.7.1 Qlink-PCI-E協(xié)議轉換橋
        2.7.2 PCI-E協(xié)議
    2.8 Qlink通信庫函數(shù)
    2.9 小結
第三章 通信接口link的設計
    3.1 通信接口link工作原理
        3.1.1 link模塊的接口信號
        3.1.2 Crossbar交叉開關設計簡述
        3.1.3 Qlink事務的數(shù)據(jù)流
        3.1.4 與EDMA的交互
    3.2 link總體結構
    3.3 link發(fā)送器的設計
        3.3.1 發(fā)送狀態(tài)機以及事務發(fā)送步驟
        3.3.2 發(fā)送器事務通路
        3.3.3 報文頭組裝
        3.3.4 報文數(shù)據(jù)通路
    3.4 link接收器的設計
        3.4.1 接收狀態(tài)機以及事務接收步驟
        3.4.2 報文頭解析
        3.4.3 讀返回事務同未完成讀的匹配
        3.4.4 接收器Ack_Out拉低的時機
    3.5 收發(fā)時序
    3.6 link編程接口的設計
        3.6.1 link接口的工作寄存器
        3.6.2 link接口的易用性設計
        3.6.3 EDMA工作方式
        3.6.4 查詢工作方式
        3.6.5 中斷工作方式
    3.7 小結
第四章 Qlink片內和片間互連通信模塊的驗證
    4.1 驗證方案
        4.1.1 驗證方法
        4.1.2 驗證步驟
        4.1.3 偽DSP
    4.2 link接口模塊級驗證
    4.3 link、EDMA、QPB和PCI-E聯(lián)合驗證
        4.3.1 link接口的覆蓋率統(tǒng)計與分析
        4.3.2 配置事務和全局事務的測試
        4.3.3 link、QPB和CrossBar三者交互的測試
    4.4 link部件全芯片驗證
        4.4.1 測試平臺
        4.4.2 測試綱要
    4.5 二維FFT程序驗證
        4.5.1 單SOC上二維FFT程序驗證
        4.5.2 4SOC上二維FFT程序驗證
    4.6 小結
第五章 Qlink片內通信模擬器
    5.1 模擬器概述
        5.1.1 芯片設計與模擬器
        5.1.2 模擬器設計方法
    5.2 Qlink片內通信模擬器的設計
        5.2.1 總體結構
        5.2.2 link發(fā)送器的模擬
        5.2.3 link接收器的模擬
        5.2.4 CrossBar的模擬
    5.3 異構多核QDSP模擬器介紹
    5.4 小結
第六章 link的性能分析與改進
    6.1 性能與帶寬分析
        6.1.1 第一組統(tǒng)計:數(shù)據(jù)源和目的都是片外SDRAM
        6.1.2 第二組統(tǒng)計:數(shù)據(jù)源和目的都是片內SRAM
        6.1.3 link接口的設計參數(shù)分析
        6.1.4 如何高效使用link
        6.1.5 結論
    6.2 模擬器上的二維FFT程序性能分析
    6.3 對通信接口link的兩點改進
        6.3.1 異步互連——Alink
        6.3.2 雙核互連——Dlink
    6.4 小結
第七章 結束語
    7.1 論文總結
    7.2 工作展望
致謝
參考文獻
作者在學期間取得的學術成果


【參考文獻】：
期刊論文
[1]“銀河飛騰”高性能數(shù)字信號處理器研究進展[J]. 陳書明,李振濤,萬江華,胡定磊,郭陽,汪東,扈嘯,孫書為.  計算機研究與發(fā)展. 2006(06)
[2]CRS-1運營商路由系統(tǒng)構建下一代IP網(wǎng)絡[J].   電信科學. 2005(06)
[3]基于Gray碼的異步FIFO接口技術及其應用[J]. 汪東,馬劍武,陳書明.  計算機工程與科學. 2005(01)

博士論文
[1]多核SoC片上網(wǎng)絡關鍵技術研究[D]. 劉祥遠.國防科學技術大學 2007
[2]基于超長指令字處理器的同時多線程關鍵技術研究[D]. 萬江華.國防科學技術大學 2006



本文編號：3198403